PCB制作方法、装置、电子设备和存储介质制造方法及图纸

本发明专利技术实施例提供了一种PCB制作方法、装置、电子设备和存储介质，涉及服务器技术领域，通过在普通油墨中添加二氧化硅，从而增加油墨的介电常数值，使得覆盖在表层走线的目标油墨介电常数值可以跟PCB板的介电常数值之间的差值在预设区间，从而减小表层走线信号远端串扰，同时避免了增加设计叠层层面，确保了链路的信号完整性，避免串扰带来的信号失效，本发明专利技术方法简洁高效易实现，节省成本同时增加了系统设计可靠性。统设计可靠性。统设计可靠性。

【技术实现步骤摘要】
PCB制作方法、装置、电子设备和存储介质


[0001]本专利技术涉及服务器
，特别是涉及一种PCB制作方法、装置、电子设备和存储介质。

技术介绍

[0002]在云数据中心操作系统服务器设计中，尤其高速信号互联拓扑链路中，随着信号速率的增大，板卡密集度增加，叠层板厚越来越大，在高速系统链路中，布线空间有限，而信号完整性问题中串扰问题一直是工程师致力于解决的难题。
[0003]在相关技术中，针对高速互联架构中的高速信号布线方案，通常由于表层信号串扰大于内层信号因此高速走线通常布线在内层，尽量避免表层走线；但由于高速信号趋向于内层布线，则会导致叠层层面增加，布线空间浪费，从而造成成本浪费。

技术实现思路

[0004]本专利技术实施例是提供一种PCB制作方法、装置、电子设备和存储介质，以解决表层走线会引起信号串扰，内层布线会导致叠层层面增加，布线空间浪费，从而造成成本浪费的问题。
[0005]本专利技术实施例公开了一种PCB制作方法，其特征在于，所述方法包括：
[0006]获取初始PCB板；
[0007]将二氧化硅加入制作所述初始PCB板所需的普通油墨中，并搅拌使二氧化硅与所述普通油墨均匀混合，获得目标油墨，所述目标油墨的介电常数值与所述初始PCB板的介电常数值之间的差值在预设区间；
[0008]依次对所述初始PCB板进行蚀刻、棕化、层压、钻孔、电镀、阻焊加工处理，并在处理后的PCB板上进行表层高速信号布线设计，得到表层走线远端串扰电压阈值小于预设值的目标PCB板。
[0009]可选地，所述阻焊包括：
[0010]采用所述目标油墨在所述初始PCB板的表层进行印刷，获得所述初始PCB板对应的阻焊层。
[0011]可选地，所述表层走线远端串扰电压阈值通过以下公式计算得到：
[0012]FEXT＝TD
×
V
×
Kf/RT
[0013]TD是PCB板表层走线间的耦合时延，RT是信号上升时间，V是信号传输速度，Kf是远端耦合系数。
[0014]可选地，所述在处理后的PCB板上进行表层高速信号布线设计包括：
[0015]在处理后的PCB板上进行表层高速信号布线设计，获得位于所述处理后的PCB板的布线；
[0016]当存在受到信号串扰的第一走线与发出信号串扰的第二走线之间的信号传播方向相同时，则在所述第一走线上产生远端耦合，获得所述远端耦合对应的远端耦合系数；
[0017]若所述第一走线与所述第二走线之间以相同的电压驱动，则产生偶模信号；
[0018]若所述第一走线与所述第二走线之间以相反的电压驱动时，则产生奇模信号，所述远端耦合系数分别与奇模信号和偶模信号之间的速度差成正比；
[0019]将二氧化硅加入普通油墨中，混合后得到所述目标油墨的介电常数值与所述PCB板材的介电常数值之间的差值在预设区间，以此来使所述奇模信号和偶模信号的速度相同，即所述远端耦合系数Kf为零。
[0020]本专利技术还公开了一种PCB板，包括：刻蚀后的基板和表层，以及阻焊在表层上的目标油墨和表层走线，其中目标油墨由二氧化硅与普通油墨混合组成。
[0021]可选地，所述目标油墨的介电常数值与所述初始PCB板的介电常数值之间的差值在预设区间。
[0022]可选地，所述表层走线至少包括第一走线和第二走线。
[0023]为解决上述技术问题，本专利技术还提供了一种PCB制作装置，包括：
[0024]获取单元，用于获取初始PCB板；
[0025]优化单元，用于将二氧化硅加入制作所述初始PCB板所需的普通油墨中，并搅拌使二氧化硅与所述普通油墨均匀混合，获得目标油墨，所述目标油墨的介电常数值与所述初始PCB板的介电常数值之间的差值在预设区间；
[0026]加工单元，对所述初始PCB板进行蚀刻、棕化、层压、钻孔、电镀、阻焊加工处理，并在处理后的PCB板上进行表层高速信号布线设计，得到表层走线远端串扰电压阈值小于预设值的目标PCB板。
[0027]为解决上述技术问题，本专利技术还提供了一种电子设备，包括：
[0028]存储器，用于存储计算机程序；
[0029]处理器，用于执行所述计算机程序，所述计算机程序被所述处理器执行时实现权利要求1至4任意一项PCB制作方法的步骤。
[0030]本专利技术还提供了一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至4任意一项PCB制作方法的步骤。
[0031]本专利技术实施例包括以下优点：
[0032]在本专利技术实施例中，对于PCB制作而言，可以通过获取初始PCB板，然后将二氧化硅加入制作所述初始PCB板所需的普通油墨中，并搅拌使二氧化硅与所述普通油墨均匀混合，得到增加介电常数值后的目标油墨，之后依次对所述初始PCB板进行蚀刻、棕化、层压、钻孔、电镀、阻焊加工处理，并在处理后的PCB板上进行表层高速信号布线设计，得到表层走线远端串扰电压阈值小于预设值的目标PCB板；其中，所述阻焊还包括采用所述增加介电常数值后的新油墨覆盖表层信号，从而减小表层走线信号远端串扰，同时避免了增加设计叠层层面，确保了链路的信号完整性，避免串扰带来的信号失效，该方法简洁高效易实现，节省成本同时增加了系统设计可靠性。
附图说明
[0033]为了更清楚地说明本专利技术实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以
根据这些附图获得其他的附图。
[0034]图1是本专利技术实施例中提供的一种优化表层高速走线串扰的PCB制作方法的步骤流程图；
[0035]图2是PCB串扰现象示意图；
[0036]图3是PCB走线之间耦合电流示意图；
[0037]图4是一种优化表层高速走线串扰的PCB制作装置的结构框图；
[0038]图5是本专利技术实施例中提供的一种优化表层高速走线串扰的PCB的测试图。
具体实施方式
[0039]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0040]在PCB制作的过程中，走线之间会产生串扰，串扰是由一个PCB走线到另一条PCB走线的能量耦合引起的干扰，即使它们没有接触。它是由于电场(电容耦合)和磁场(电感耦合)的相互作用而发生的。磁场产生互感，电场产生附近走线间的互电容。互感负责在相邻(被干扰的第一走线)线上感应电流，该电流与侵略者(产生串扰的第二走线)线上的电流相反。由于互电容而形成的电容器将在受害线上的两个方向上通过电流。当两条走线在同一层中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PCB制作方法，其特征在于，所述方法包括：获取初始PCB板；将二氧化硅加入制作所述初始PCB板所需的普通油墨中，并搅拌使二氧化硅与所述普通油墨均匀混合，获得目标油墨，所述目标油墨的介电常数值与所述初始PCB板的介电常数值之间的差值在预设区间；依次对所述初始PCB板进行蚀刻、棕化、层压、钻孔、电镀、阻焊加工处理，并在处理后的PCB板上进行表层高速信号布线设计，得到表层走线远端串扰电压阈值小于预设值的目标PCB板。2.根据权利要求1所述的方法，其特征在于，所述阻焊包括：采用所述目标油墨在所述初始PCB板的表层进行印刷，获得所述初始PCB板对应的阻焊层。3.根据权利要求1所述的方法，其特征在于，所述表层走线远端串扰电压阈值通过以下公式计算得到：FEXT＝TD
×
V
×
Kf/RTTD是PCB板表层走线间的耦合时延，RT是信号上升时间，V是信号传输速度，Kf是远端耦合系数。4.根据权利要求1所述的方法，其特征在于，所述在处理后的PCB板上进行表层高速信号布线设计，包括：在处理后的PCB板上进行表层高速信号布线设计，获得位于所述处理后的PCB板的布线；当存在受到信号串扰的第一走线与发出信号串扰的第二走线之间的信号传播方向相同时，则在所述第一走线上产生远端耦合，获得所述远端耦合对应的远端耦合系数；若所述第一走线与所述第二走线之间以相同的电压驱动，则产生偶模信号；若所述第一走线与所述第二走线之间以相反的电压驱动时，则产生奇模信号，所述远端耦合系数分别与奇模信号和偶模信号之...

【专利技术属性】
技术研发人员：李永翠，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：