本发明专利技术提供一种多重基板系统、方法与结构以调整焊锡体积用于翘曲的模块。一实施范例包括一连接一第一基板和第二基板的方法。确定位于该第一基板的一第一区域处，该第一基板和该第二基板之间的一极微间隙的一偏移量。接着决定欲补偿该极微间隙的该偏移量所需的一焊锡膏的体积。涂敷该焊锡膏的体积于该第一基板的该第一区域处，以补偿该极微间隙的该偏移量，以及键结该第二基板于该第一基板，其使用至少部分该焊锡膏涂敷于该第一基板的该第一区域处。本发明专利技术允许较大的模块尺寸与降低模块与组合报废。
【技术实现步骤摘要】
本专利技术涉及多重基板组合件，尤其涉及一种调整焊锡的体积以适应于一翘曲的模块。
技术介绍
—多重基板组合封装体可包含数个裸片封装体以及多重裸片系统或模块于一封 装体中。系统级封装(package in system,简称SiP)为多个集成电路包含于一单一模块 中。多重裸片可垂直地或水平地堆叠以连接至一SiP中介物件(interposer)。 一中介物件 (interposer)包括一多层基板，其连接位于该中介物件顶表面的有源区域至位于该中介物 件底表面的有源区域。该多重裸片可借由细导线而达成内部的连接，所述细导线键结至该 中介物件或封装体。另择一地，借由倒装芯片技术，焊锡凸块(solder bump)可用以连接 该裸片至该SiP中介物件。即使包含SiP的多重芯片模块具有许多优点，其他问题，例如一 SiP模块中介物件的翘曲，在集成化该模块成为一多重基板组合时，可造成许多挑战。 该模块中介物件，相较于其表面区域上所封装的物件而言，可以是很薄。许多 中介物件是由尺寸上安定的材料制作，例如陶瓷。然而，许多中介物件由部分材料组成， 其包括多层的铜，聚酰亚胺或铜，玻璃纤维树脂(FR4)及等性质的材料，其具有半刚性 (semi-rigid)且于工艺温度条件下为可挠性。所述中介物件的可挠曲性(flexibility)可 允许该模块封装体于垂直该主要表面区域的轴向或于该Z维度发生翘曲。 例如，球栅阵列(ball grid array,简称BGA)封装，于理想上具有矩形的封装表 面，其通常平面。该封装表面可覆以小的球形铅块，用以传递电性信号到以及从该有源区 域，其为该多重集成电路模块的一部份。然而，于某些特定的条件下，一 SiP-BGA中介物件 可发生翘曲，进而导致一翘曲的封装表面于该BGA模块表面。 一翘曲的BGA模块可在该 SiP-BGA基板和该多重基板组合封装体的一印刷电路板(PCB)的表面之间，造成桥接或使 焊锡接合物断开。 更有甚者，一模块的翘曲可造成显著的测量差异，从焊锡接点至焊锡接点跨越整 个一组合封装体的表面。首先，如先前所讨论，该基板材料可翘曲，导致于该基板的封装表 面和印刷电路板之间的该相对距离的造成显著的变化。大体而言，BGA封装体发生翘曲致 使其端缘倾向被拉离该印刷电路板的该封装表面。然而，应了解的是，该BGA基板翘曲可发 生于许多不同的方式，具有一间距位于一BGA基板的该封装表面和一印刷电路板之间，其 以许多不同的方式变化于该封装表面。其他封装体，例如，但不限定于，柱状栅阵列(column grid array,简称CGA)，倒装芯片，芯片级封装(chip scal印ackage，简称CSP)，以及四方扁 平封装(quad flat pack,简称QFP)均可发生翘曲。其次，于非短路与非桥接焊锡接合之间 的差异可导致问题发生，此乃由于焊锡柱具有不规则的直径，造成可靠度的疑虑。 这些以及其他因子的共同效应导致一多重基板组合封装体包含多个多重探针元 件，其于一或多焊锡接合测量中，具有显著的变化。例如，于焊锡柱的案例中，其中一实质上 均匀量的锡膏涂敷于该组合PCB的封装表面，位于该BGA模块的封装表面与该PCB之间的距离的增加会导致一或多个焊锡柱断开。位于该BGA模块的封装表面与该PCB之间的距 离的降低会导致位于两相邻的焊锡柱之间发生桥接。 一断开或桥接可能造成该工件的失 效。解决这些问题的相关公知技术与方法包括限制模块的尺寸，由此限制模块的翘曲程度， 致使该模块的所有元件均需具有接近的热膨胀系数与碎片翘曲模数(scrapping warped modulus)。上述公知技术的缺点为翘曲的封装体键结至一PCB上时，仍具有一断开的或桥 接的焊锡接合。 有鉴于此，业界急需的为一新方法和结构，采用焊锡量于一翘曲的基板上，使其克 服上述公知技术的缺点。
技术实现思路
这些和其他问题可大体被解决或避免，并且可借由一方法和结构采用焊锡量于一 翘曲的基板上，以达成技术上的优点。 本专利技术的一实施例提供多重基板系统、方法与结构以调整焊锡体积用于翘曲的模 块。 一实施范例包括一连接一第一基板和第二基板的方法。确定位于该第一基板的一第一 区域处，该第一基板和该第二基板之间的一极微间隙的一偏移量。接着决定欲补偿该极微 间隙的该偏移量所需的一焊锡膏的体积。涂敷该焊锡膏的体积于该第一基板的该第一区域 处，以补偿该极微间隙的该偏移量，以及键结该第二基板于该第一基板，其使用至少部分该 焊锡膏涂敷于该第一基板的该第一区域处。 本专利技术另一实施例提供一种印刷模板，其包括一材料薄片，以及一开口于该材料 薄片中，其包括一调整的半径与一距离相互关联，该距离介于非共平面的基板之间，其中各个开口的该调整的半径允许一调整的体积的焊锡膏通过。 本专利技术又一实施例提供一种堆叠的基板的系统，其包括一第一基板，一第二基 板，其中该第一和该第二基板之一或二者为翘曲的，以及一焊锡接合件，其借由一调整的体 积的焊锡接合该第一基板至该第二基板。 本专利技术的优选实施例的优点包括提供一方法以键结翘曲的模块至一组合基板上， 由此允许较大的模块尺寸与降低模块与组合报废。 为使本专利技术能更明显易懂，下文特举实施例，并配合所附附图，作详细说明如下 附图说明 图1A-图1C显示一多重基板组合件的剖面示意图，其中图IA显示该工件在该模 块与基板接合前的示意图，图1B显示该工件在表面封装后，图IC显示该工件在回焊后的示 意图。 图2A和图2B显示一多重基板组合体，其具有翘曲的模块，的剖面示意图，其中图 2A显示于表面封装工艺之前的工件，图2B显示工件在进行表面封装及回焊工艺结果。 图3A和图3B显示根据本专利技术的一实施范例的多重基板组合，其具有翘曲的模块， 的剖面示意图，其中图3A显示在焊锡以印刷于基板上且于表面封装工艺之前的工件，图3B 显示在回焊工艺之后的工件。 图4显示根据另一实施例方式的堆叠基板组合的剖面示意图。 图5显示根据本专利技术的一实施例的调整后的印刷模板的平面示意图。4 图6A显示根据该实施范例的一方式的制作调整的印刷模板的方法的流程示意 图，图6B和图6C分别显示回焊前的焊锡球和最佳的焊锡柱，以及回焊后的最佳的BGA柱的结果。 其中，附图标记说明如下 230Ga、GP500 504 506 508 602-652 654 656 692 694 696200、300、400 '工件；201、301、401 '模块；202、302、402 '中介物件；203、303、403 'PCB基板；204、304、404 '基板；110、112、114、208-214、308-314、408-414 装置216、316、416 '键结垫；218 、318 焊锡球；220、320、420 '焊锡垫；222、322 焊锡膏；224、324、424 '焊锡掩模；226、326、426 '焊锡柱；228、328、428 '正常的焊锡柱； 薄的焊锡柱；e 间隙距离； 区域； 印刷模板； 小的开口； 中的开口； 大的开口；-628 步骤；'回焊前的焊锡球； '最佳的焊锡柱； '最佳的BGA柱； '回焊前的焊锡球； 4周整后的焊本文档来自技高网...
【技术保护点】
一种接合一第一基板和一第二基板的方法，包括：确定位于该第一基板的一第一区域处，该第一基板和该第二基板之间的一极微间隙的一偏移量；决定欲补偿该极微间隙的该偏移量所需的一焊锡膏的体积；涂敷该焊锡膏的体积于该第一基板的该第一区域处，以补偿该极微间隙的该偏移量；以及键结该第二基板于该第一基板，其使用至少部分该焊锡膏涂敷于该第一基板的该第一区域处。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：祖龙强，
申请(专利权)人：台湾积体电路制造股份有限公司，创意电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。