具有埋入相变化区域的存储单元及其制造方法技术

本发明专利技术公开了一种具有埋入相变化区域的存储单元及其制造方法。本发明专利技术公开的一种存储单元包含一底电极包括一衬底部位及一柱状部位在该衬底部位之上，该柱状部位具有小于该衬底部位的一宽度。一介电层围绕该底电极且具有一顶表面。一存储元件于该底电极之上且包含一凹陷部位由该介电层的该顶表面延伸与该底电极的该柱状部位连接，其中该存储元件的该凹陷部位具有一宽度实质相等于该底电极的该柱状部位的该宽度。一顶电极在该存储元件之上。

【技术实现步骤摘要】

本专利技术是有关于使用相变化为基础存储材料，像是硫属化物与其它可编程电阻材 料的高密度存储装置，以及制造这种装置的制造方法。
技术介绍
相变化为基础存储材料，如硫属化物及类似材料的这种相变化存储材料，可通过 施加其幅度适用于集成电路中的电流，而致使晶相变化。一般而言非晶态的特征是其电阻 高于结晶态，此电阻值可轻易测量得到而用以作为指示。这种特性则引发使用可编程电阻 材料以形成非易失性存储器电路等兴趣，此电路可用于随机存取读写。从非晶态转变至结晶态一般是一低电流步骤。从结晶态转变至非晶态(以下指称 为复位(reset)) —般是一高电流步骤，其包括一短暂的高电流密度脉冲以融化或破坏结 晶结构，其后此相变化材料会快速冷却，抑制相变化的过程，使得至少部份相变化结构得以 维持在非晶态。需要最小化造成由该结晶态转变到该非晶态相变化的该复位电流幅度。该 存储单元使用相变化材料包含一「主动区域」在该存储单元的该相变化材料的主体内，该区 域是实际相变化发生所在。所使用的技术是使制造该主动区域很小，使得降低引起该相变 化所需要的电流。同时也使用相关技术来热隔离该相变化存储单元的该主动区域，使得将 用来引起相变化的电阻热被留在该主动区域中。为降低复位所需的电流幅度，也可通过降低该存储单元中该相变化存储元件的大 小，及/或在电极及该相变化材料间的结区域来达成，如此可以在较小绝对电流值通过该 相变化材料元件的情况下而达到较高的电流密度。此领域发展的一种方法是致力于在一集成电路结构上形成微小孔洞，并使用微 量可编程的电阻材料填充这些微小孔洞。致力于这些微小孔洞的专利包括于1997年 11 月 11 日公告的美国专利第 5,687，112 号 “MultibitSingle Cell Memory Element Having Tapered Contact”、专利技术人为Ovshinky ；于1998年8月4日公告的美国专利第 5，789，277 号 “Method of MakingChalogenide Memory Device”、专利技术人为 Zahorik 等；于2000年11月21日公告的美国专利第6，150, 253号“Controllable Ovonic Phase-ChangeSemiconductor Memory Device and Methods of Fabricating the Same，，、 专利技术人为Doan等。一种用以在相变化单元中控制主动区域尺寸的方式，是设计非常小的电极以将 电流传送至一相变化材料体中。此微小电极结构将在相变化材料的类似伞状小区域中诱 发相变化，也即接触部位。请参照2002/8/22发证给Wicker的美国专利6，429，064号 "Reduced Contact Areas of SidewallConductor，，、2002/10/8 发证给 Gilgen 的美国专利 6, 462, 353 "Method forFabricating a Small Area of Contact Between Electrodes，，、 2002/12/31 发证给 Lowrey 的美国专利 6,501,111 号"Three-Dimensional (3D) ProgrammableDevice”、以及 2003/7/1 发证给 Harshfield 的美国专利 6，563，156 号 "MemoryElements and Methods for Making same，，。4制造非常小电极装置所引发的一种问题是与该非常小的电极不良接着有关，而可 能造成在工艺中该底电极脱落。美国专利申请号第12/016,840号专利，申请日为2008年1月18日以”Memory Cell with Memory Element Contacting an Inverted T-ShapedBottom Electrode，，为题， 提出一种具有反向T型的一底电极，在该底电极及存储材料之间具有一小块接触面积，形 成一小块主动区域并降低该存储单元复位所需要的能量。该反向T型底电极也改善了该底 电极在工艺中的该结构稳定度，因此提升这种装置的制造产率。因此，需要一种可靠的存储单元的制造方法，可用于高密度集成电路存储装置的 存储单元，并在该底电极的该临界尺寸上有着良好的控制，且可解决非常小电极的结构稳 定度问题。
技术实现思路
有鉴于此，本专利技术的主要目的是提供一种存储单元，包含一底电极包括一衬底部 位及一柱状部位在该衬底部位之上，该柱状部位具有小于该衬底部位的一宽度。一介电层 围绕该底电极且具有一顶表面。一存储元件于该底电极之上且包含一凹陷部位由该介电层 的该顶表面延伸与该底电极的该柱状部位连接，其中该存储元件的该凹陷部位具有一宽度 实质相等于该底电极的该柱状部位的该宽度。一顶电极在该存储元件之上。本专利技术是提供一种生产一存储单元的方法，包含形成一底电极包含一衬底部位及 一柱状部位在该衬底部位之上，该柱状部位具有小于该衬底部位的一宽度。形成一介电层 围绕该底电极且具有一顶表面。形成一凹陷由该介电层的顶表面延伸至该柱状部位的一顶 表面，该凹陷具有一宽度实质相等于该底电极的该柱状部位的该宽度。形成一存储元件于 该底电极之上且在该凹陷内包含一凹陷部位，并与该底电极的该柱状部位的该顶表面相连 接。形成一顶电极在该存储元件之上。本专利技术是提供一种存储单元，包含一存储存取层包括多个存储单元的存取电路包 含一导电栓塞阵列延伸至该存储存取层的一顶表面。多个底电极，每一底电极包含一衬底 部位及一柱状部位在该衬底部位之上，该柱状部位具有小于该衬底部位的一宽度，其中每 一底电极接触一对应的导电栓塞。一介电层围绕该多个底电极并具有一顶表面。多个存储 材料条于该底电极之上及作为该多个存储单元的存储元件。每一存储元件包含一凹陷部位 由该介电层的该顶表面延伸至与其连接的一对应底电极的该柱状部位，其中每一该存储元 件的该凹陷部位具有一宽度实质地相等于该对应底电极的该柱状部位的该宽度。该装置也 包括多个顶电极条，每一顶电极条于一对应的存储材料条之上。本专利技术提供一种存储单元在该存储元件内的该主动区域可以被制造的非常的小， 因此降低复位时所需要的电流量。该小块主动区域是该柱状部位以及该凹陷部位的该宽度 小于在该介电层的该顶表面上方的该存储元件部位的该宽度的结果。这样宽度上的差异可 集中电流密度至该存储元件的该凹陷部位，因而降低了需要引起该主动区域的一相变化所 需的电流幅度。更着，该柱状部位及该凹陷部位的该宽度较佳地小于用来形成该存储单元 的一工艺的一最小特征尺寸，一般来说，该工艺是一光刻工艺。此外，该介电层也对该主动 区域提供一些热隔离，这也帮助降低要引起一相变化所需要的电流大小。若跟该衬底部位和该柱状部位宽度相同比较起来，该底电极的该衬底部位的较大5宽度提供了与该底电极较佳的接着，并降低在工艺中该底电极脱落的风险。这样改善了在 工艺中该底电极的结构稳定度并增加该装置的产率。举凡本专利技术的特征、目的及优点等将可透过下列说明权利要求范围、说明书及所 附图式获得充分了解。附图说明图1是绘示包含使用本专利技术所述存储单元的一存储阵列的集成电路的简单本文档来自技高网...

【技术保护点】
一种存储单元，其特征在于，包含：一底电极包含一衬底部位及一柱状部位在该衬底部位之上，该柱状部位具有小于该衬底部位的一宽度；一介电层围绕该底电极且具有一顶表面；一存储元件在该底电极之上且包含一凹陷部位由该介电层的该顶表面延伸与该底电极的该柱状部位连接，其中该存储元件的该凹陷部位具有一宽度相等于该底电极的该柱状部位的该宽度；以及一顶电极在该存储元件之上。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：龙翔澜，林仲汉，杨明，亚历桑德罗加布里埃尔史克鲁特，
申请(专利权)人：旺宏电子股份有限公司，国际商用机器公司，
类型：发明
国别省市：71[中国|台湾]