一种用于比相仪的频率处理系统技术方案

本实用新型专利技术公开了一种用于比相仪的频率处理系统，包括采集链路a、若干采集链路b、FPGA模块和PC机，采集链路a和采集链路b均与FPGA模块电连接，采集链路a用于输入参考频率，采集链路b用于输入被测频率，FPGA模块与PC机电连接。本实用新型专利技术的有益效果是：通过设置采集链路a输入参考频率以及通过若干采集链路b输入被测频率，并通过FPGA模块对数据进行处理，输出相位数据，从而缩短采样时间，增加可选择数据率。增加可选择数据率。增加可选择数据率。

【技术实现步骤摘要】
一种用于比相仪的频率处理系统


[0001]本技术涉及比相仪
，特别是一种用于比相仪的频率处理系统。

技术介绍

[0002]传统的比相仪的内部单元如图3所示，传统的比相仪只能测量100MHz信号，不能测量时频系统中5MHz、10MHz信号，而且采样时间长，可选择数据率少。

技术实现思路

[0003]本技术的目的在于克服现有技术的缺点，提供一种用于比相仪的频率处理系统。
[0004]本技术的目的通过以下技术方案来实现：一种用于比相仪的频率处理系统，包括采集链路a、若干采集链路b、FPGA模块和PC机，采集链路a和采集链路b均与FPGA模块电连接，采集链路a用于输入参考频率，采集链路b用于输入被测频率，FPGA模块与PC机电连接。
[0005]优选的，采集链路a包括信号调理模块a和高速ADC模块a，信号调理模块a与高速ADC模块a电连接，参考频率输入给信号调理模块a，高速ADC模块a用于采集参考信号，高速ADC模块a与FPGA模块电连接。
[0006]优选的，参考频率为10MHz。
[0007]优选的，采集链路b包括信号调理模块b和高速ADC模块b，信号调理模块b与高速ADC模块b电连接，被测频率输入给信号调理模块b，高速ADC模块b用于采集测量信号，高速ADC模块b与FPGA模块电连接。
[0008]优选的，被测频率为1MHz～30MHz。
[0009]优选的，还包括混频模块、信号处理模组和FFT分析模块，混频模块与高速ADC模块a和高速ADC模块b电连接，混频模块与信号处理模组电连接，信号处理模组与FFT分析模块电连接，FFT分析模块用于输出相位数据。
[0010]优选的，信号处理模组有三个。
[0011]优选的，信号处理模组包括低通滤波器和抽取单元，混频模块与低通滤波器电连接，低通滤波器用于滤除高频分量，低通滤波器与抽取单元电连接，抽取单元用于抽取低频信号，抽取单元与FFT分析模块电连接。
[0012]本技术具有以下优点：本技术通过设置采集链路a输入参考频率以及通过若干采集链路b输入被测频率，并通过FPGA模块对数据进行处理，输出相位数据，从而缩短采样时间，增加可选择数据率。
附图说明
[0013]图1为频率处理系统的结构示意图；
[0014]图2为FPGA模块的结构示意图；
[0015]图3为传统比相仪内部单元的结构示意图；
[0016]图中，1
‑
信号调理模块a，2
‑
采集链路a，3
‑
高速ADC模块a，4
‑
采集链路b，5
‑
信号调理模块b，6
‑
高速ADC模块b，10
‑
FPGA模块，11
‑
PC机，12
‑
混频模块，13
‑
低通滤波器，14
‑
抽取单元，15
‑
信号处理模组，16
‑
FFT分析模块。
具体实施方式
[0017]为使本技术实施方式的目的、技术方案和优点更加清楚，下面将结合本技术实施方式中的附图，对本技术实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本技术一部分实施方式，而不是全部的实施方式。通常在此处附图中描述和示出的本技术实施方式的组件可以以各种不同的配置来布置和设计。
[0018]因此，以下对在附图中提供的本技术的实施方式的详细描述并非旨在限制要求保护的本技术的范围，而是仅仅表示本技术的选定实施方式。基于本技术中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本技术保护的范围。
[0019]需要说明的是，在不冲突的情况下，本技术中的实施方式及实施方式中的特征可以相互组合。
[0020]应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
[0021]在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该技术产品使用时惯常摆放的方位或位置关系，或者是本领域技术人员惯常理解的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
[0022]在本技术的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
[0023]在本实施例中，如图1所示，一种用于比相仪的频率处理系统，包括采集链路a2、若干采集链路b4、FPGA模块10和PC机11，采集链路a2和采集链路b4均与FPGA模块10电连接，采集链路a2用于输入参考频率，采集链路b4用于输入被测频率，FPGA模块10与PC机11电连接。通过设置采集链路a2输入参考频率以及通过若干采集链路b4输入被测频率，并通过FPGA模块10对数据进行处理，输出相位数据，从而缩短采样时间，增加可选择数据率。
[0024]进一步的，采集链路a2包括信号调理模块a1和高速ADC模块a3，信号调理模块a1与高速ADC模块a3电连接，参考频率输入给信号调理模块a1，高速ADC模块a3用于采集参考信号，高速ADC模块a3与FPGA模块10电连接。再进一步的，参考频率为10MHz。具体地说，通过信号调理模块a1对参考频率进行除杂降噪，采用高速ADC模块a3对参考信号进行采集，采集后
的数据再由FPGA模块10对其进行处理。
[0025]在本实施例中，采集链路b4包括信号调理模块b5和高速ADC模块b6，信号调理模块b5与高速ADC模块b6电连接，被测频率输入给信号调理模块b5，高速ADC模块b6用于采集测量信号，高速ADC模块b6与FPGA模块10电连接。进一步的，被测频率为1MHz～30MHz。具体地说，可以根据实际情况设置采集链路b4的数量，信号调理模块b5对被测频率进行除杂降噪，采用高速ADC模块b6对被测信号进行采集，采集后的数据再由FPGA模块10对其进行处理。
[0026]在本实施例中，如图2所示，还包括混频模块12、信号处理模组15和FFT分析模块16，混频模块12与高速ADC模块a3和高速ADC模块b6电连接，混频模块12与本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于比相仪的频率处理系统，其特征在于：包括采集链路a(2)、若干采集链路b(4)、FPGA模块(10)和PC机(11)，所述采集链路a(2)和所述采集链路b(4)均与所述FPGA模块(10)电连接，所述采集链路a(2)用于输入参考频率，所述采集链路b(4)用于输入被测频率，所述FPGA模块(10)与所述PC机(11)电连接。2.根据权利要求1所述的一种用于比相仪的频率处理系统，其特征在于：所述采集链路a(2)包括信号调理模块a(1)和高速ADC模块a(3)，所述信号调理模块a(1)与所述高速ADC模块a(3)电连接，所述参考频率输入给所述信号调理模块a(1)，所述高速ADC模块a(3)用于采集参考信号，所述高速ADC模块a(3)与所述FPGA模块(10)电连接。3.根据权利要求2所述的一种用于比相仪的频率处理系统，其特征在于：所述参考频率为10MHz。4.根据权利要求1所述的一种用于比相仪的频率处理系统，其特征在于：所述采集链路b(4)包括信号调理模块b(5)和高速ADC模块b(6)，所述信号调理模块b(5)与所述高速ADC模块b(6)电连接，所述被测频率输入给所述信号调理模块b(5)，所述高速ADC模块b(6...

【专利技术属性】
技术研发人员：李华，
申请(专利权)人：成都同相科技有限公司，
类型：新型
国别省市：