一种低通滤波器及设备制造技术

本发明专利技术实施例提供一种低通滤波器及设备，属于滤波器技术领域。所述低通滤波器，包括：第一滤波网络，其输入端接入待处理信号，用于提供针对该待处理信号的低通截止频率和可调增益以进行信号滤波，并输出第一滤波信号；以及第二滤波网络，其输入端接入所述第一滤波信号，用于滤除该第一滤波信号中的杂波，并输出第二滤波信号。本发明专利技术实施例通过第一滤波网络进行了低通截止频率和可调增益的设计，有助于适应场景来降低滤波器功耗，通过第二滤波网络进行杂波滤除，有助于进一步降低滤波器功耗，且改善了信号的线性度。且改善了信号的线性度。且改善了信号的线性度。

【技术实现步骤摘要】
一种低通滤波器及设备


[0001]本专利技术涉及滤波器
，具体地涉及一种低通滤波器及设备。

技术介绍

[0002]目前，在物联网高速发展的背景下，便携式或可穿戴设备应用广泛。而在这些设备中，低通滤波器是信息获取过程中的关键电路模块，其承担滤除杂波和提供一定增益的功能。当前主要有以下两种低通滤波器实现方式。
[0003]1)连续时间滤波，其常采用电阻或跨导与电容构造传输函数来实现低通滤波功能，进而所实现的低通滤波器的截止频率常由电阻或跨导与电容的时间常数决定。这一低通滤波器实现方式最大的问题是精度和线性度问题，比如无源电阻电容受工艺变化影响会导致低通截止频率漂移，跨导工作线性范围差会导致线性度和低通截止频率精度低。并且，连续时间滤波实现方式依赖大电阻或低跨导与大电容，无疑会需要更多的功耗和面积，不利于集成。
[0004]2)开关电容滤波，其采用开关电容替换电阻构造传输函数来实现低通滤波功能，进而所实现的低通滤波器的截止频率由电容比与开关频率来决定。但是，目前主流开关电容滤波器，主要针对高阶和高精度方面，而缺少低功耗方面的研究。高阶和高精度开关电容滤波器通过多个运放单元构造极为复杂的传输函数，并且还需要优化各级电路的失调误差来实现，这必然需要很大的功耗和面积，因而其在便携式或可穿戴设备中的应用范围或性能仍受到极大局限。
[0005]因此，在便携式或可穿戴设备的续航问题依旧突出的情况下，低通滤波器如何在低功耗下仍能维持高性能则成为当前的技术难题。

技术实现思路

[0006]本专利技术实施例的目的是提供一种低通滤波器及设备，用于至少部分地解决上述技术问题。
[0007]为了实现上述目的，本专利技术实施例提供一种低通滤波器，包括：第一滤波网络，其输入端接入待处理信号，用于提供针对该待处理信号的低通截止频率和可调增益以进行信号滤波，并输出第一滤波信号；以及第二滤波网络，其输入端接入所述第一滤波信号，用于滤除该第一滤波信号中的杂波，并输出第二滤波信号。
[0008]可选地，所述第一滤波网络包括：可调增益控制模块，包括分别连接所述第一滤波网络的正输入端和负输入端的正路径部分和负路径部分，用于在与相应输入端导通时对所述待处理信号进行第一次的增益调节和低通截止频率设计，以输出第一处理信号；运算放大器，其正负输入端和分别连接所述可调增益控制模块的正负路径部分的输出端，用于在与相应的正负路径部分导通时接收并放大所述第一处理信号，以输出第二处理信号作为所述第一滤波信号；以及时钟开关模块，包括适配于所述第一滤波网络中的各个模块之间的导通需求而设置的多个时钟控制开关，用于控制相应模块之间的导通。
[0009]可选地，所述正路径部分和所述负路径部分分别包括并联的若干组开关电容结构，且每组开关电容结构包括串联的可控开关和可调电容。
[0010]可选地，所述运算放大器包括各自连接所述可调增益控制模块的输出端的核心放大器和共模负反馈电路。
[0011]可选地，所述核心放大器包括：晶体管M1，其源极接地，栅极连接偏置第二偏置电压VB2；晶体管M2和晶体管M3，两者的源极相连后连接至所述晶体管M1的漏极，两者的栅极分别作为所述运算放大器的正负输入端；晶体管M4与晶体管M5，两者的漏极相连后连接至所述晶体管M2的漏极，两者的源极接入电源电压，且晶体管M4的栅极连接该晶体管M4的漏极，晶体管M5的栅极连接晶体管M3的漏极；晶体管M6与晶体管M7，两者的漏极相连后连接至所述晶体管M3的漏极，两者的源极接入电源电压，且晶体管M7的栅极连接该晶体管M7的漏极，晶体管M6的栅极连接晶体管M2的漏极；晶体管M8和晶体管M9，两者的栅极分别连接晶体管M4和晶体管M7的栅极，两者的源极连接电源电压，两者的漏极分别作为所述运算放大器的正负输出端；晶体管M10，其源极接地，栅极连接偏置第三偏置电压VB3；晶体管M11和晶体管M12，两者的源极相连后连接至所述晶体管M10的漏极，两者的栅极分别作为所述运算放大器的正负输入端；晶体管M13与晶体管M14，两者的漏极相连后连接至所述晶体管M11的漏极，两者的源极接地，且晶体管M13的栅极连接该晶体管M13的漏极，晶体管M14的栅极连接晶体管M12的漏极；晶体管M15与晶体管M16，两者的漏极相连后连接至所述晶体管M12的漏极，两者的源极接地，且晶体管M16的栅极连接该晶体管M16的漏极，晶体管M15的栅极连接晶体管M11的漏极；晶体管M17和晶体管M18，两者的源极接地，两者的漏极相连作为所述运算放大器的正输出端，晶体管M17的栅极连接晶体管M13的栅极，晶体管M18的栅极接入第四偏置电压VB4；晶体管M19和晶体管M20，两者的源极接地，两者的漏极相连作为所述运算放大器的负输出端，晶体管M19的栅极连接晶体管M16的栅极，晶体管M20的栅极接入第四偏置电压VB4。
[0012]可选地，所述共模负反馈电路包括：晶体管M21，其源极接入电源电压，栅极接入第三偏置电压VB3；晶体管M22和晶体管M23，两者的源极相连后连接所述晶体管M21的漏极，晶体管M23的漏极接入第四偏置电压VB4；晶体管M24和晶体管M25，两者的源极接地，两者的栅极相连后连接晶体管M24的漏极，且晶体管M24的漏极连接晶体管M22的漏极，晶体管M25的漏极接入第四偏置电压VB4；晶体管M26、晶体管M27、晶体管M28和晶体管M29，其中晶体管M26和晶体管M27两者的漏极和栅极各自相连后再互连，M28和晶体管M29两者的漏极和栅极各自相连后再互连，晶体管M26的源极作为所述运算放大器的正输出端，晶体管M28的源极作为所述运算放大器的负输出端，晶体管M27和晶体管M29的源极相连后连接晶体管M22的栅极；晶体管M30、晶体管M31、晶体管M32和晶体管M33，其中晶体管M30和晶体管M31两者的漏极和栅极各自相连后再互连，M32和晶体管M33两者的漏极和栅极各自相连后再互连，晶体管M31和晶体管M33的源极相连后接入第四偏置电压，晶体管M30和晶体管M32的源极相连后晶体管M23的栅极。
[0013]可选地，所述第一滤波网络还包括反馈模块，且该反馈模块包括设置在所述运算放大器的正输入端与负输出端之间的第一反馈部分和设置在所述运算放大器的负输入端与正输出端之间的第二反馈部分，且所述第一反馈部分和所述第二反馈部分分别连接所述可调增益控制模块的正负路径部分的输出端，并在与相应的正负路径部分导通时对所述第
一处理信号进行第二次的增益调节和低通截止频率设计，以输出第三处理信号至所述运算放大器的输出端，使得所述运算放大器结合所述第二处理信号和所述第三处理信号来形成所述第一滤波信号。
[0014]可选地，所述反馈模块的所述第一反馈部分包括：一端连接所述可调增益控制模块的正路径部分的输出端，另一端连接所述运算放大器的负输出端的电容Cf1；以及两端连接第一偏置电压VB1以及与所述电容Cf1形成并联结构的电容Ch1。所述反馈模块的所述第二反馈部分包括：一端连接所述可调增益控制模块的负路径部分的输出端，另一端连接所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低通滤波器，其特征在于，包括：第一滤波网络(100)，其输入端接入待处理信号，用于提供针对该待处理信号的低通截止频率和可调增益以进行信号滤波，并输出第一滤波信号；以及第二滤波网络(200)，其输入端接入所述第一滤波信号，用于滤除该第一滤波信号中的杂波，并输出第二滤波信号。2.根据权利要求1所述的低通滤波器，其特征在于，所述第一滤波网络(100)包括：可调增益控制模块(110)，包括分别连接所述第一滤波网络的正输入端和负输入端的正路径部分和负路径部分，用于在与相应输入端导通时对所述待处理信号进行第一次的增益调节和低通截止频率设计，以输出第一处理信号；运算放大器(120)，其正负输入端和分别连接所述可调增益控制模块(110)的正负路径部分的输出端，用于在与相应的正负路径部分导通时接收并放大所述第一处理信号，以输出第二处理信号作为所述第一滤波信号；以及时钟开关模块，包括适配于所述第一滤波网络中的各个模块之间的导通需求而设置的多个时钟控制开关，用于控制相应模块之间的导通。3.根据权利要求2所述的低通滤波器，其特征在于，所述正路径部分和所述负路径部分分别包括并联的若干组开关电容结构，且每组开关电容结构包括串联的可控开关和可调电容。4.根据权利要求2所述的低通滤波器，其特征在于，所述运算放大器(120)包括各自连接所述可调增益控制模块的输出端的核心放大器和共模负反馈电路。5.根据权利要求4所述的低通滤波器，其特征在于，所述核心放大器包括：晶体管M1，其源极接地，栅极连接偏置第二偏置电压VB2；晶体管M2和晶体管M3，两者的源极相连后连接至所述晶体管M1的漏极，两者的栅极分别作为所述运算放大器的正负输入端；晶体管M4与晶体管M5，两者的漏极相连后连接至所述晶体管M2的漏极，两者的源极接入电源电压，且晶体管M4的栅极连接该晶体管M4的漏极，晶体管M5的栅极连接晶体管M3的漏极；晶体管M6与晶体管M7，两者的漏极相连后连接至所述晶体管M3的漏极，两者的源极接入电源电压，且晶体管M7的栅极连接该晶体管M7的漏极，晶体管M6的栅极连接晶体管M2的漏极；晶体管M8和晶体管M9，两者的栅极分别连接晶体管M4和晶体管M7的栅极，两者的源极连接电源电压，两者的漏极分别作为所述运算放大器的正负输出端；晶体管M10，其源极接地，栅极连接偏置第三偏置电压VB3；晶体管M11和晶体管M12，两者的源极相连后连接至所述晶体管M10的漏极，两者的栅极分别作为所述运算放大器的正负输入端；晶体管M13与晶体管M14，两者的漏极相连后连接至所述晶体管M11的漏极，两者的源极接地，且晶体管M13的栅极连接该晶体管M13的漏极，晶体管M14的栅极连接晶体管M12的漏极；晶体管M15与晶体管M16，两者的漏极相连后连接至所述晶体管M12的漏极，两者的源极接地，且晶体管M16的栅极连接该晶体管M16的漏极，晶体管M15的栅极连接晶体管M11的漏
极；晶体管M17和晶体管M18，两者的源极接地，两者的漏极相连作为所述运算放大器的正输出端，晶体管M17的栅极连接晶体管M13的栅极，晶体管M18的栅极接入第四偏置电压VB4；晶体管M19和晶体管M20，两者的源极接地，两者的漏极相连作为所述运算放大器的负输出端，晶体管M19的栅极连接晶体管M16的栅极，晶体管M20的栅极接入第四偏置电压VB4。6.根据权利要求4所述的低通滤波器，其特征在于，所述共模负反馈电路包括：晶体管M21，其源极接入电源电压，栅极接入第三偏置电压VB3；晶体管M22和晶体管M23，两者的源极相连后连接所述晶体管M21的漏极，晶体管M23的漏极接入第四偏置电压VB4；晶体管M24和晶体管M25，两者的源极接地，两者的栅极相连后连接晶体管M24的漏极，且晶体管M24的漏极连接晶体管M22的漏极，晶体管M25的漏极接入第四偏置电压VB4；晶体管M26、晶体管M27、晶体管M28和晶体管M29，其中晶体管M26和晶体管M27两者的漏极和栅极各自相连后再互连，M28和晶体管M29两者的漏极和栅极各自相连后再互连，晶体管M26的源极作为所述运算放大器的正输出端，晶体管M28的源极作为所述运算放大器的负输出端，晶体管M27和晶体管M29的源极相连后连接晶体管M22的栅极；晶体管M30、晶体管M31、晶体管M32和晶体管M33，其中晶体管M30和晶体管M31两者的漏极和栅极各自相...

【专利技术属性】
技术研发人员：赵东艳，王帅鹏，李振荣，付振，黄海潮，李文彬，
申请(专利权)人：北京芯可鉴科技有限公司西安电子科技大学，
类型：发明
国别省市：