【技术实现步骤摘要】
本专利技术涉及微处理器，而且尤其涉及用于控制在微处理器中的功 率消耗的机制。
技术介绍
现代的处理器包含广大的执行资源以支持多条指令的并行处理。 一个处理器一般包含一个或多个整数、浮点、转移、和存储器执行单 元以分别实现整数、浮点、转移，和加载/存储指令。此外，整数和 浮点单元一般包含寄存器堆以相对接近于该处理器核心保持数据。向 一个处理器提供广大的执行资源的一个缺点是要求有大数量的功率来 运^f亍它们。取决于执行单元的大小和它们实现的功能，不同的执行单 元可以耗费或多或少的功率，但是把这么多逻辑封装到一个相对小的 处理芯片上的效杲是将产生重要功率耗散问题的可能性。几乎没有程序需要一个处理器执行资源的全部范围持续很长的时 间间隔。运行 一 个程序耗散的功率取决于它的组件指令的属性和它们 被并行执行的可能性。程序一般包含各种指令类型，但是很少有足够 多的正确类型指令可以用来使得处理器的全部执行资源忙碌相当长的 时间周期。为此，大多数处理器使用一个时钟选通机制，以当执行资 源不被使用时切断传送到该执行资源的时钟，由此减小功率。此外， 当指令进入和退出由该组件服务的...
【技术保护点】
一种处理器，包含： 至少一个执行单元； 至少一个时钟选通电路，用于对第一数目的指令由所述执行单元执行进行响应而去耦合来自所述至少一个执行单元的至少一个时钟信号； 数字调节电路，用于对第二数目的指令被所述至少一个执行单元执行 进行响应而降低指令被从高速缓存取出和提供给所述至少一个执行单元的速率。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：ET格罗乔夫斯基，V沙马，GS马休斯，V乔希，RM克林，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。