当前位置: 首页 > 专利查询>ARM有限公司专利>正文

用于根据触发条件执行指令的电路和方法技术

技术编号:38937393 阅读:19 留言:0更新日期:2023-09-25 09:38
本发明专利技术涉及一种电路,该电路包括处理电路,该处理电路被配置为根据匹配当前触发状态的相应触发条件来执行程序指令,并且响应于程序指令执行来设置下一触发状态;该处理电路包括:指令存储装置,该指令存储装置被配置为选择性地提供一组两个或更多个程序指令以供并行执行;和触发器电路,该触发器电路响应于通过执行程序指令而生成的触发状态以及响应于与给定的一组程序指令相关联的触发条件,来控制该指令存储装置以提供该给定的一组程序指令中的程序指令以供执行。令中的程序指令以供执行。令中的程序指令以供执行。

【技术实现步骤摘要】
【国外来华专利技术】用于根据触发条件执行指令的电路和方法

技术介绍

[0001]本公开涉及电路和方法。
[0002]所谓的“空间架构”可通过展开或展开特定计算来加速应用程序,这些特定计算可主要在“空间”中而非在时间上形成应用程序执行的耗时部分。
[0003]通过使用能够同时操作的多个硬件单元在“空间”中展开计算。除了利用由已经散布在芯片上的分散应用程序提供的并发机会之外,空间架构还利用分布式片上存储器,使得每个处理元件与紧邻它的一个或多个存储器块相关联。因此,空间架构可以减轻所谓的冯诺伊曼瓶颈,该瓶颈影响许多传统架构并且潜在地阻碍性能。
[0004]本公开涉及此类布置的潜在改善。

技术实现思路

[0005]在一个示例性布置中,提供了一种电路,该电路包括:
[0006]处理电路,该处理电路被配置为根据匹配当前触发状态的相应触发条件来执行程序指令,并且响应于程序指令执行来设置下一触发状态;该处理电路包括:
[0007]指令存储装置,该指令存储装置被配置为选择性地提供一组两个或更多个程序指令以供并行执行;以及
[0008]触发器电路,该触发器电路响应于通过执行程序指令而生成的触发状态以及响应于与给定的一组程序指令相关联的触发条件,来控制该指令存储装置以提供该给定的一组程序指令中的程序指令以供执行。
[0009]在另一示例性布置中,提供了一种处理阵列,该处理阵列包括:此类电路的阵列;以及数据通信电路,该数据通信电路用于在该阵列的电路之间传送数据。
[0010]在另一个示例性布置中,提供了一种方法,该方法包括:
[0011]根据匹配当前触发状态的相应触发条件来执行程序指令,并且响应于程序指令的执行来设置下一触发状态;
[0012]由指令存储装置提供一组两个或更多个程序指令以供并行执行;以及
[0013]响应于通过执行程序指令而生成的触发状态以及响应于与给定的一组程序指令相关联的触发条件,控制该指令存储装置以提供该给定的一组程序指令中的程序指令以供执行。
[0014]在另一个示例性布置中,提供了一种计算机实现的方法,该方法包括:
[0015]根据相应的触发条件生成程序指令以供执行,程序指令的执行设置下一触发条件;
[0016]将程序指令划分为多组程序指令,至少一些组包含多于一个程序指令,其中给定组内的程序指令不取决于该给定组中的另一程序指令的结果;以及
[0017]为每个组生成输入触发条件和输出触发状态;该输入触发条件是当满足时使得能够执行该组的程序指令的条件,并且该输出触发条件是用于响应于完成该组中的所有程序指令的执行而生成的条件。
[0018]在另一个示例性布置中,提供了一种编译器,该编译器包括计算机程序代码,该计算机程序代码在由计算机执行时使该计算机执行上述方法。
[0019]本技术的另外的相应方面和特征由所附权利要求限定。
附图说明
[0020]将参考如附图所示的本专利技术的实施方案,仅以举例的方式进一步描述本技术,其中:
[0021]图1示意性地示出了示例性处理电路阵列;
[0022]图2示意性地示出了计算分块;
[0023]图3示意性地示出了存储器分块;
[0024]图4示意性地示出了数据流图;
[0025]图5示意性地表示存储器占用的示例;
[0026]图6至图8示意性地示出了各个电路;
[0027]图9示意性地示出了示例性数据处理装置;
[0028]图10示意性地表示编译器的操作;
[0029]图11和图12是示出相应方法的示意性流程图;并且
[0030]图13示意性地表示模拟实施方案。
具体实施方式
[0031]示例性处理阵列
[0032]参考附图,在图1中示意性地示出了空间架构的示例性实例。
[0033]在此示例性布置中,数据处理元件110的二维阵列100经由称为接口分块(IT)的数据传输单元130连接到存储器布置120,诸如高速缓存存储器分级结构或主存储器。
[0034]在空间架构的此示例中存在两种数据处理元件:执行大量数据处理操作和算术计算的所谓计算分块(CT)112以及主要负责对本地连接的存储器的数据存取及去往/来自较远程存储器区域和其他处理元件的数据传输的所谓存储器分块(MT)114。
[0035]在示例性实施方案中,提供了本地存储器块(图1中未示出,但是下面参考图3进行描述),也称为便笺式存储器(scratchpad),其连接到每个存储器分块(MT)或与每个MT相关联,并且每个MT具有到一个相应计算分块(CT)的直接连接。
[0036]每个MT

CT群集表示数据处理元件110,并且此类元件经由交换机140(在一些示例中也称为路由器)连接到片上网络150,该片上网络表示数据通信电路的示例以在阵列100的电路110之间传送数据并且在此示例中用于在MT之间以及在每个MT与接口块(IT)130之间传输数据。然而,其他配置也是可能的,诸如具有在若干MT之间共享的单个便笺式存储器或者具有直接访问多于一个便笺式存储器的MT。CT和MT之间的一一对应在该架构中也不是强制性的,并且可以是一个MT连接到多于一个CT的情况,或者反之亦然。换句话说,处理元件各自经由一组输入和输出通道连接到片上网络,该片上网络包括交换机以及这些交换机之间的数据链路,从而形成如图1所示的二维环面布局。
[0037]先进先出(FIFO)缓冲器(在图1中未示出,但在下文中参考图2和图3进行描述)称为“通道”,其用于向CT和MT传送数据,并且将处理后的数据从CT和MT带走。
[0038]CT和MT的架构基于所谓的触发指令架构[参见下面引用的参考文献1],该架构已扩展为支持向量处理和更高级的数据传输操作。
[0039]触发操作
[0040]在一些示例中,每个指令具有一组一个或多个“触发条件”或与其相关联,并且每个指令将仅在那些触发条件有效(也就是说,触发条件与通过执行另一程序指令而生成的触发状态匹配)时被发出或发送到执行单元。实际上,程序指令的执行不仅取决于匹配当前触发状态的相应触发条件,而且其自身可以设置下一触发状态。
[0041]触发条件特定于特定电路110,并且可取决于执行结果、通道占用或处理元件的某一其他规定状态。在完成后,每个指令可设置影响触发的一个或多个谓词寄存器,并且因此可随后用于确定其他指令是否准备好执行。值得注意的是,这种类型或架构通常不具有显式程序计数器,也没有专用的分支指令。其主要优点是简化了处理元件的前端电路,避免了由于控制流冲突而产生的流水线气泡,而无需求助于复杂的分支预测机制。
[0042]触发指令

示例性格式
[0043]一般而言,触发指令具有以下格式:
[0044]<operation><destination_operand>,&lt本文档来自技高网
...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种电路,包括:处理电路,所述处理电路被配置为根据匹配当前触发状态的相应触发条件来执行程序指令,并且响应于程序指令执行来设置下一触发状态;所述处理电路包括:指令存储装置,所述指令存储装置被配置为选择性地提供一组两个或更多个程序指令以供并行执行;和触发器电路,所述触发器电路响应于通过执行程序指令而生成的触发状态以及响应于与给定的一组程序指令相关联的触发条件,来控制所述指令存储装置以提供所述给定的一组程序指令中的程序指令以供执行。2.根据权利要求1所述的电路,其中所述指令存储装置包括至少两个指令队列,每个指令队列被配置为提供一组程序指令以供执行,所述指令队列包括第一指令队列和第二指令队列,所述第一指令队列被配置为提供一组多达n个程序指令以供并行执行,所述第二指令队列被配置为提供一组多达m个程序指令以供并行执行,其中m不等于n。3.根据权利要求2所述的电路,其中所述触发电路响应于通过执行程序指令而生成的触发状态以及响应于与所述至少两个指令队列中的给定指令队列相关联的触发条件,来控制所述给定指令队列以提供排队的程序指令以供执行。4.根据权利要求2或权利要求3所述的电路,包括路由电路,所述路由电路被配置为将一组程序指令路由到所述指令队列中的所选指令队列。5.根据权利要求2至4中任一项所述的电路,包括用于并行执行多个程序指令的多个执行路径,所述多个程序指令的数量大于或等于由所述指令队列中的任一者并行提供的程序指令的最大数量。6.根据权利要求5所述的电路,包括一组程序指令内的程序指令的执行所共用的一组处理器寄存器,所述一组处理器寄存器在所述程序指令的执行期间是可访问的。7.根据权利要求5所述的电路,包括:至少两组处理器寄存器,一组用于所述执行路径中的每个执行路径,用于给定执行路径的所述一组处理器寄存器在由所述执行路径执行程序指令期间是可访问的;和通信电路,所述通信电路用于在所述各组处理器寄存器之间传送数据。8.根据权利要求5所述的电路,包括:由所述执行路径中的任何执行路径执行程序指令所共用的一组处理器寄存器;每个执行路径的缓冲器电路,所述缓冲器电路用于存储由所述处理器寄存器中的一个或多个处理器寄存器保存的数据的副本;和控制电路,所述控制电路用于控制在所述一组处理器寄存器和所述缓冲器电路之间的数据复制。9.根据权利要求5至8中任一项所述的电路,其中所述执...

【专利技术属性】
技术研发人员:姆布
申请(专利权)人:ARM有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1