一种存储器、数据销毁方法和电子设备技术

本申请提供了一种存储器、数据销毁方法和电子设备。所述存储器中有多个存储单元，每个存储单元是由两个电极和开关层构成。开关层是由Te、Se等单质、硫系化合物等材料中的至少一种组成。两个电极叠加在开关层上，让两个电极分别与开关层之间呈现出肖特基势垒特性。当两个电极通入电压，且电压超过势垒高度的电压时，两个电极之间的通路导通。当两个电极停止通入电压时，由于开关层的材料具有弛豫效应，使得两个电极之间的电压逐渐降低，在两个电极之间的电压降低到低于势垒高度的电压时，两个电极之间的通路断开。如果存储单元储存数据后，随着时间的推移，过了弛豫时间后，存储单元中存储的数据消除，实现存储单元中存储的数据自动销毁的效果。自动销毁的效果。自动销毁的效果。

【技术实现步骤摘要】
一种存储器、数据销毁方法和电子设备


[0001]本专利技术涉及存储
，尤其涉及一种存储器、数据销毁方法和电子设备。

技术介绍

[0002]随着信息技术的高速发展，计算机应用越来越普及，几乎所有的公司及部门都在使用存储器来存储数据，如何确保重要数据的安全性和保密性成为人们日益关注的问题。保密信息的存储及销毁不仅对国家安全、军事保密等存储了大量敏感数据的重要部门有重要意义，在百姓日常生活中同样不可或缺。如何确保保密信息的安全性，尤其是涉及重要机密需要定时销毁或即时销毁情况下，安全可靠地实现数据的存储及自动销毁是亟待解决的问题。

技术实现思路

[0003]为了解决上述的问题，本申请的实施例中提供了一种存储器、数据销毁方法和电子设备，该存储器中有多个存储单元，每个存储单元是由两个电极和开关层构成。开关层是由Te、Se等单质材料、硫系化合物等材料中的一种或多种组成。第一电极与第二电极叠加在开关层上，且开关层处在第一电极与第二电极中间，让第一电极和第二电极分别与开关层之间呈现出肖特基势垒特性。当两个电极没有通入电压，第一电极与第二电极之间的通路断开。当两个电极通入电压，且电压超过势垒高度的电压时，第一电极与第二电极之间的通路导通。当两个电极停止通入电压时，由于开关层的材料具有弛豫效应，使得第一电极与第二电极之间的电压逐渐降低，在第一电极与第二电极之间的电压降低到低于势垒高度的电压时，第一电极与第二电极之间的通路断开。当存储单元储存数据后，随着时间的推移，过了弛豫时间后，存储单元中存储的数据消除，实现存储单元中存储的数据自动销毁的效果。
[0004]为此，本申请的实施例中采用如下技术方案：
[0005]第一方面，本申请实施例提供了一种存储器，包括：多个存储单元，每个存储单元包括第一电极、开关层和第二电极，所述第一电极、所述开关层和所述第二电极依次叠加在一起，让所述第一电极和所述第二电极分别与所述开关层之间呈现出肖特基势垒特性；其中，所述存储单元，用于在所述第一电极与所述第二电极没有通入电信号时，让所述第一电极与所述第二电极之间处于断开状态；在所述第一电极与所述第二电极通入电信号后，且该电信号超过势垒高度电压时，让所述第一电极与所述第二电极之间处于导通状态；以及在所述第一电极与所述第二电极停止通入电信号后的设定时间内，让所述第一电极与所述第二电极之间处于导通状态。。
[0006]在该实施方式中，存储器中有多个存储单元，每个存储单元是由两个电极和开关层构成，开关层叠加在两个电极之间，让第一电极和第二电极分别与开关层之间呈现出肖特基势垒特性。第一电极与第二电极叠加在开关层上，且开关层处在第一电极与第二电极中间，让第一电极和第二电极分别与开关层之间呈现出肖特基势垒特性。当两个电极没有通入电压，第一电极与第二电极之间的通路断开。当两个电极通入电压，且电压超过势垒高
度的电压时，第一电极与第二电极之间的通路导通。当两个电极停止通入电压时，由于开关层的材料具有弛豫效应，使得第一电极与第二电极之间的电压逐渐降低，在第一电极与第二电极之间的电压降低到低于势垒高度的电压时，第一电极与第二电极之间的通路断开。当存储单元储存数据后，随着时间的推移，过了弛豫时间后，存储单元中存储的数据消除，实现存储单元中存储的数据自动销毁的效果。
[0007]在一种实施方式中，还包括：多个第一地址线，分别设置在存储单元中的所述第一电极上，与所述第一电极电连接；一个第二地址线，与所述多个存储单元中的所述第二电极电连接，用于将所述多个存储单元构成阵列。
[0008]在该实施方式中，多个存储单元设置在第二地址线上，且让存储单元中的第二电极与第二地址线电连接，实现将多个存储单元构成存储矩阵，便于多个存储单元的统一管理。多个第一地址线分别设置在多个存储单元上，且让第一地址线与存储单元中的第一电极电连接，实现对每个存储单元的控制，以及外接电路根据存储的要求，选用不同的存储单元执行存储工作。
[0009]在一种实施方式中，还包括：隔离材料，设置在所述多个存储单元中的空隙中，用于让存储单元与其它存储单元之间相互隔离。
[0010]在该实施方式中，隔离材料设置在存储单元与存储单元之间的空隙中，将存储单元与其它存储单元分离，保证每个存储单元正常工作时不会影响其它存储单元。
[0011]在一种实施方式中，所述开关层是由碲、硒和硫系化合物中一种或多种材料组成。
[0012]在该实施方式中，开关层选用碲、硒等单质和硫系化合物等材料中的至少一种组成，让开关层与两个电极之间呈现出肖特基势垒特性。并在通入电信号后，开关层具有弛豫效应，存储单元中存储的数据消除，如果开关层过了弛豫时间，实现存储单元中存储的数据自动销毁的效果。
[0013]在一种实施方式中，所述第一电极和所述第二电极是由氮化钛、氮化钽、钨、铂、金、铝和镍中的一种或多种材料组成。
[0014]在一种实施方式中，还包括：过渡层，设置在所述第一电极与所述开关层，以及设置在所述第二电极与所述开关层。
[0015]在该实施方式中，过渡层可以分别设置在第一电极与开关层之间和第二电极与开关层之间，提高开关层表面的平整性，有利于第一电极和第二电极分别与开关层112之间呈现出肖特基势垒特性。。
[0016]在一种实施方式中，还包括：读取电路，与所述多个存储单元电连接，用于读取所述多个存储单元中存储的数据。
[0017]在一种实施方式中，所述读取电路包括第一电流源、第一N型MOS管、第二N型MOS管、第一P型MOS管、第二P型MOS管、传感放大器和第一选通传输门，所述第一P型MOS管的源极和所述第二P型MOS管的源极均与输入电源电连接；所述第一P型MOS管的栅极与所述第二P型MOS管的栅极电连接，再与所述第一P型MOS管的漏极电连接；所述第一P型MOS管的漏极与所述第一选通传输门电连接，所述第一选通传输门再与所述多个存储单元电连接，所述多个存储单元再接地；所述第一P型MOS管的漏极与所述第一N型MOS管的漏极电连接，再与所述传感放大器电连接；所述第二N型MOS管的栅极与所述第一N型MOS管的栅极电连接，再与所述第二N型MOS管的漏极电连接；所述第二N型MOS管的源极与所述第一N型MOS管的源极
分别接地；所述第二N型MOS管的漏极通过所述第一电流源与所述输入电源电连接。
[0018]在一种实施方式中，所述读取电路包括第二电流源、第三N型MOS管、第四N型MOS管、第三P型MOS管、第四P型MOS管、比较器和第二选通传输门，所述第三N型MOS管的源极和所述第四N型MOS管的源极均与输入电源电连接；所述第四N型MOS管的栅极与所述第三N型MOS管的栅极电连接，再与所述第四N型MOS管的漏极电连接；所述第三N型MOS管的漏极与所述第二选通传输门电连接，所述第二选通传输门再与所述多个存储单元电连接，所述多个存储单元再接地；所述比较器的一个输入端电连接在所述第三N型MOS管的漏极与所述第二选通传输门之间，另一个输入端与参考读电压电路电连接；所述第四N本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器(100)，其特征在于，包括：多个存储单元(110)，每个存储单元包括第一电极(111)、开关层(112)和第二电极(113)，所述第一电极、所述开关层和所述第二电极依次叠加在一起，让所述第一电极和所述第二电极分别与所述开关层之间呈现出肖特基势垒特性；其中，所述存储单元，用于在所述第一电极与所述第二电极没有通入电信号时，让所述第一电极与所述第二电极之间处于断开状态；在所述第一电极与所述第二电极通入电信号后，且该电信号超过势垒高度电压时，让所述第一电极与所述第二电极之间处于导通状态；以及在所述第一电极与所述第二电极停止通入电信号后的设定时间内，让所述第一电极与所述第二电极之间处于导通状态。2.根据权利要求1所述的存储器，其特征在于，还包括：多个第一地址线(120)，分别设置在存储单元中的所述第一电极上，与所述第一电极电连接；一个第二地址线(130)，与所述多个存储单元中的所述第二电极电连接，用于将所述多个存储单元构成存储阵列。3.根据权利要求1或2所述的存储器，其特征在于，还包括：隔离材料(140)，设置在所述多个存储单元中的空隙中，用于让存储单元与其它存储单元之间相互隔离。4.根据权利要求1
‑
3任意一项所述的存储器，其特征在于，所述开关层是由碲、硒和硫系化合物中一种或多种材料组成。5.根据权利要求1
‑
4任意一项所述的存储器，其特征在于，所述第一电极和所述第二电极是由氮化钛、氮化钽、钨、铂、金、铝和镍中的一种或多种材料组成。6.根据权利要求1
‑
5任意一项所述的存储器，其特征在于，还包括：过渡层，设置在所述第一电极与所述开关层，以及设置在所述第二电极与所述开关层。7.根据权利要求1
‑
6任意一项所述的存储器，其特征在于，还包括：读取电路，与所述多个存储单元电连接，用于读取所述多个存储单元中存储的数据。8.根据权利要求7所述的存储器，其特征在于，所述读取电路包括第一电流源、第一N型MOS管、第二N型MOS管、第一P型MOS管、第二P型MOS管、传感放大器和第一选通传输门，所述第一P型MOS管的源极和所述第二P型MOS管的源极均与输入电源电连接；所述第一P型MOS管的栅极与所述第二P型MOS管的栅极电连接，再与所述第一P型MOS管的漏极电连接；所述第一P型MOS管的漏极与所述第一选通传输门电连接，所述第一选通传输门再与所述多个存储单元电连接，所述多个存储单元再接地；所述第一P型MOS管的漏极与所述第一N型MOS管的漏极电连接，再与所述传感放大器电连接；所述第二N型MOS管的栅极与所述第一N型MOS管的栅极电连接，再与所述第二N型MOS管的漏极电连接；所述第二N型MOS管的源极与所述第一N型MOS管的源极分别接地；所述第二N型MOS管的漏极通过所述第一电流源与所述输入电源...

【专利技术属性】
技术研发人员：宋志棠，李喜，何璐昌，唐文涛，赵俊峰，罗时江，谢雨农，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：