RISC-V处理器运行监测和行为追踪系统技术方案

本申请公开RISC

【技术实现步骤摘要】
RISC
‑
V处理器运行监测和行为追踪系统


[0001]本申请涉及嵌入式处理器领域，特别涉及一种RISC
‑
V处理器运行监测和行为追踪系统。

技术介绍

[0002]RISC
‑
V指令架构的嵌入式处理器芯片正在逐步应用于各工业领域，处理器需要满足高性能和实时性的要求，但是随着高端工艺生产的限制以及市场竞争的加剧，如何在同样的工艺和成本下做出性能更好的处理器，优化迭代成了重要的突破点，处理器优化的重要手段是能够获得处理器运行的实时数据，也就是对处理器进行运行监测和行为追踪。
[0003]目前对于嵌入式处理器追踪有两种方法，一种方法是把处理器看成黑盒，记录指令输入和结果输出的具体数据，这类方法的缺点是指令运行过程中的延迟、等待、耗时情况不明确，监测的粗颗粒度使得无法从微架构的层面优化处理器。另一种方法是进入处理器内部，监测每一级流水线寄存器和所有访存接口，这种方法的缺点是监测数据量大，对存储空间和数据带宽要求高，适合针对瓶颈算法和极端情况进行监测，不适合对处理器的长时间监测，也就无法获得长本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种RISC
‑
V处理器运行监测和行为追踪系统，处理器内包括由取指译码单元、程序寄存器、运算单元、寄存器组、指令缓存单元、数据缓存单元和内存构成的流水架构，所述指令缓存单元和所述数据缓存单元分别与所述内存连接；其特征在于，系统包括内置数据追踪模块和状态寄存器的处理器、保存监测数据帧的存储介质、对监测数据进行分析的上位机；所述处理器通过传输接口连接所述存储介质和所述上位机；在所述取指译码单元和所述程序寄存器之间设置第一指令地址寄存器，选取为第一监测点；在所述指令缓存单元和所述取指译码单元之间设置第二指令地址寄存器，选取为第二监测点；在所述运算单元和所述寄存器组之间设置第三指令地址寄存器，选取为第三监测点；在所述寄存器组和所述数据缓存单元之间设置第四指令地址寄存器，选取为第四监测点；选取所述处理器内的时钟寄存器为时间监测点；所述追踪模块连接所述状态寄存器和所述内存，所述状态寄存器基于RISC
‑
V指令集修改控制指令，控制所述追踪模块对选取的目标监测点进行数据监测，并生成所述数据帧；所述内存接收所述数据帧，通过外接的传输接口送入所述上位机和/或所述存储介质。2.根据权利要求1所述的RISC
‑
V处理器运行监测和行为追踪系统，其特征在于，所述追踪模块从所述第一指令地址寄存器监测的是第一监测数据，为待取指的指令地址；从所述第二指令地址寄存器监测的是第二监测数据，为已取指的指令地址；从所述第三指令地址寄存器监测的是第三监测数据，为已运算的指令地址；从所述第四指令地址寄存器监测的是第四监测数据和第五监测数据，所述第四监测数据为已访存的指令地址，所述第五监测数据为已访存的数据地址；从所述时钟寄存器监测的是当前时刻的时钟周期数据，用于确定所述数据帧的监测时间。3.根据权利要求2所述的RISC
‑
V处理器运行监测和行为追踪系统，其特征在于， 所述追踪模块包括数据搜集单元、控制单元、缓存单元和预压缩单元；所述控制单元与所述状态寄存器连接，根据控制指令确定目标监测点和目标监测时钟频率，控制所述搜集单元从选中的目标监测点搜集对应的时钟数据、指令地址和数据地址；所述缓存单元与所述搜集单元连接，缓存从各个目标监测点监测的数据，并根据时钟周期缓存为原始数据帧；所述预压...

【专利技术属性】
技术研发人员：郑茳，肖佐楠，匡启和，陈石，崔小曼，陈甚旭，
申请(专利权)人：无锡国芯微高新技术有限公司，
类型：发明
国别省市：