数据处理电路和风速检测设备制造技术

本公开提供一种数据处理电路和风速检测设备，其中，该数据处理电路包括：模数转换单元；用于接收模数转换单元输出的数据的输入接口；第一内存单元；用于将输入接口的数据传输至第一内存单元的第一DMA单元；第二内存单元；用于处理第一内存单元存储的数据以产生处理结果并将其存储到第二内存单元的处理单元；通信接口；用于将处理结果从第二内存单元传输至通信接口的第二DMA单元；用于发送通信接口的处理结果的通信单元。采用本公开的一个或多个实施例，在处理单元进行数据处理时，能够同时进行数据接收和处理结果发送，能够高速率输出处理结果。处理结果。处理结果。

【技术实现步骤摘要】
数据处理电路和风速检测设备


[0001]本公开涉及电子电路
，尤其涉及一种数据处理电路和风速检测设备。

技术介绍

[0002]一些数据处理电路中，对模拟信号进行采样和转换得到数字信号，处理数字信号以产生处理结果并将其发送出去。通常由模数转换器对模拟信号的采样和转换，处理器读取模数转换器转换得到的数字信号，处理器对数字信号进行处理生成处理结果后发送处理结果。由于处理器要进行数字信号读取、数字信号处理以及处理结果发送，导致数字信号读取、数字信号处理以及处理结果发送无法同时进行，进而难以高速率输出处理结果。

技术实现思路

[0003]根据本公开的一方面，提供了一种数据处理电路，包括：模数转换单元；用于接收模数转换单元输出的数据的输入接口；第一内存单元；用于将输入接口的数据传输至第一内存单元的第一DMA(Direct Memory Access，直接存储器访问)单元；第二内存单元；用于处理第一内存单元存储的数据以产生处理结果并将其存储到第二内存单元的处理单元；通信接口；用于将处理结果从第二内存单元传输至通信接口的第二DMA单元；用于发送通信接口的处理结果的通信单元。
[0004]可选地，数据处理电路还包括：定时器，包括：用于输出采样时钟信号的第一通道；用于在每个采样时钟信号的上升沿输出第一DMA触发信号的第二通道；其中，模数转换单元基于采样时钟信号进行采样和转换；第一DMA单元响应于第一DMA触发信号进行DMA传输。
[0005]可选地，第一DMA单元用于在传输预设数目的数据后，产生计算触发信号；处理单元用于响应于计算触发信号处理上述预设数目的数据。
[0006]可选地，数据处理电路还包括：用于对处理结果的存储次数进行计数的计数器，计数器在达到设定值时输出第二DMA触发信号；其中，第二DMA单元响应于第二DMA触发信号进行DMA传输。
[0007]可选地，数据处理电路还包括：零欧姆电阻，连接在模数转换单元的模拟地与数字地之间。
[0008]可选地，数据处理电路还包括：用于降低电源波纹噪声的波纹噪声处理单元，波纹噪声处理单元连接在电源与模数转换单元之间。
[0009]可选地，数据处理电路，还包括：隔离电源单元，包括：第一电压输出端，用于向模数转换单元的模拟域供电；第二电压输出端，用于向模数转换单元的数字域供电。
[0010]根据本公开的另一方面，提供了一种风速检测设备，包括：用于采集超声回波模拟信号的超声探头；模数转换器，与超声探头连接，用于将超声回波模拟信号转换为超声回波数字信号；处理器，包括：用于接收所述超声回波数字信号的输入接口，与所述模数转换器连接；第一内存单元；用于将输入接口的超声回波数字信号传输至第一内存单元的第一DMA单元；第二内存单元；用于处理第一内存单元存储的超声回波数字信号以产生处理结果并
将其存储到所述第二内存单元的处理单元；通信接口；用于将所述处理结果从所述第二内存单元传输至所述通信接口的第二DMA单元；用于发送通信接口的处理结果的通信装置。
[0011]可选地，处理器还包括：定时器，包括：用于输出采样时钟信号的第一通道；用于在每个采样时钟信号的上升沿输出第一DMA触发信号的第二通道；其中，模数转换器基于上述采样时钟信号进行采样和转换；第一DMA单元响应于第一DMA触发信号进行DMA传输；第一DMA单元用于在传输预设数目的超声回波数字信号后，产生计算触发信号；处理单元用于响应于计算触发信号处理预设数目的超声回波数字信号。
[0012]可选地，处理器还包括：用于对处理结果的存储次数进行计数的计数器，计数器在达到设定值时输出第二DMA触发信号；其中，第二DMA单元响应于第二DMA触发信号进行DMA传输。
[0013]可选地，风速检测设备还包括：零欧姆电阻，连接在模数转换器的模拟地与数字地之间；用于降低电源波纹噪声的隔离电源装置，包括：第一电压输出端，用于向模数转换器的模拟域供电；第二电压输出端，用于向模数转换器的数字域供电；阻抗匹配装置，连接在模数转换器的输出端与上述输入接口之间。
[0014]本申请实施例中提供的一个或多个技术方案，第一DMA单元将数据从输入接口传输至第一内存单元，因此处理单元无需参与数据接收；处理单元处理第一内存单元中的数据并将处理结果存储至第二内存单元，第二DMA单元将处理结果从第二内存单元传输至通信接口，通信单元发送通信接口中的处理结果，因此处理单元无需参与处理结果发送。由此，在处理单元进行数据处理时，能够同时进行数据接收和处理结果发送，能够高速率输出处理结果。
附图说明
[0015]在下面结合附图对于示例性实施例的描述中，本公开的更多细节、特征和优点被公开，在附图中：
[0016]图1示出了根据本公开提供的一种数据处理电路的示意性框图；
[0017]图2示出了根据本公开提供的另一种数据处理电路的示意性框图；
[0018]图3示出了根据本公开提供的一种风速检测设备的的示意性框图。
具体实施方式
[0019]下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例，然而应当理解的是，本公开可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是，本公开的附图及实施例仅用于示例性作用，并非用于限制本公开的保护范围。
[0020]应当理解，本公开的方法实施方式中记载的各个步骤可以按照不同的顺序执行，和/或并行执行。此外，方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本公开的范围在此方面不受限制。
[0021]本文使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”；术语“另一实施例”表示“至少一个另外的实施例”；术语“一些实施例”表示“至少一些实施例”。其他术语的相关定
义将在下文描述中给出。需要注意，本公开中提及的“第一”、“第二”等概念仅用于对不同的装置、模块或单元进行区分，并非用于限定这些装置、模块或单元所执行的功能的顺序或者相互依存关系。
[0022]需要注意，本公开中提及的“一个”、“多个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”。
[0023]需要说明的是，本申请实施例中，“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。
[0024]需要指出的是，本申请实施例中“连接”可以理解为电连接，两个电学元件连接可以是两个电学元件之间的直接或间接连接。例如，A与B连接，既可以是A与B直接连接，也可以是A与B之间通过一个或多个其它电学元件间接连接。
[0025]以下参照附图描述本公开的方案。
[0026]本申请实施例提供一种数据处理电路。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据处理电路，其特征在于，包括：模数转换单元；用于接收所述模数转换单元输出的数据的输入接口；第一内存单元；用于将所述输入接口的数据传输至所述第一内存单元的第一DMA单元；第二内存单元；用于处理所述第一内存单元存储的所述数据以产生处理结果并将其存储到所述第二内存单元的处理单元；通信接口；用于将所述处理结果从所述第二内存单元传输至所述通信接口的第二DMA单元；用于发送所述通信接口的处理结果的通信单元。2.如权利要求1所述的数据处理电路，其特征在于，还包括：定时器，包括：用于输出采样时钟信号的第一通道；用于在每个采样时钟信号的上升沿输出第一DMA触发信号的第二通道；其中，所述模数转换单元基于所述采样时钟信号进行采样和转换；所述第一DMA单元响应于所述第一DMA触发信号进行DMA传输。3.如权利要求2所述的数据处理电路，其特征在于，所述第一DMA单元用于在传输预设数目的数据后，产生计算触发信号；所述处理单元用于响应于所述计算触发信号处理所述预设数目的数据。4.如权利要求1所述的数据处理电路，其特征在于，还包括：用于对处理结果的存储次数进行计数的计数器，所述计数器在达到设定值时输出第二DMA触发信号；其中，所述第二DMA单元响应于所述第二DMA触发信号进行DMA传输。5.如权利要求1所述的数据处理电路，其特征在于，还包括：用于降低电源波纹噪声的波纹噪声处理单元，所述波纹噪声处理单元连接在电源与所述模数转换单元之间。6.如权利要求1所述的数据处理电路，其特征在于，还包括：零欧姆电阻，连接在所述模数转换单元的模拟地与数字地之间；隔离电源单元，包括：第一电压输出端，用于向所述模数转换单元的模拟域供电；第二电压输出端，用于向所述模数转换单元的数字域供电。7.一种风速检测设备，其特征在于，包括：用于采集超声回波模...

【专利技术属性】
技术研发人员：赵蔚欣，王迎，汤莉莉，秦东明，杜鸿慧，贾松坡，
申请(专利权)人：中科三清科技有限公司，
类型：新型
国别省市：