像素电路、阵列基板和显示面板制造技术

本发明专利技术实施例公开了一种像素电路、阵列基板和显示面板。像素电路包括：驱动模块、发光模块、第一初始化模块和第二初始化模块；第一初始化模块连接于第一初始化信号线和驱动模块的控制端之间，用于在发光阶段之前将第一初始化信号线输入的第一初始化电压传输至驱动模块的控制端，对驱动模块的控制端的电压进行初始化；第二初始化模块连接于第二初始化信号线和驱动模块的第二端之间，用于在发光阶段之前将第二初始化信号线输入的第二初始化电压传输至驱动模块的第二端；第一初始化电压大于第二初始化电压，第一初始化模块的导通时刻晚于第二初始化模块的导通时刻。本发明专利技术实施例的技术方案，有利于降低功耗，并改善显示效果。并改善显示效果。并改善显示效果。

【技术实现步骤摘要】
像素电路、阵列基板和显示面板


[0001]本专利技术实施例涉及显示
，尤其涉及一种像素电路、阵列基板和显示面板。

技术介绍

[0002]随着显示技术的不断发展，显示面板的应用越来越广泛，人们对于显示面板的性能要求也越来越高。目前，现有显示面板存在功耗较大和显示效果欠佳的问题，有待进一步改善。

技术实现思路

[0003]本专利技术实施例提供了一种像素电路、阵列基板和显示面板，以降低功耗，并改善显示效果。
[0004]第一方面，本专利技术实施例提供了一种像素电路，包括：
[0005]驱动模块和发光模块，连接于第一电源线和第二电源线之间，所述驱动模块用于在发光阶段，根据自身的控制端和第一端的电压驱动所述发光模块；
[0006]第一初始化模块，连接于第一初始化信号线和所述驱动模块的控制端之间，用于在所述发光阶段之前，将所述第一初始化信号线输入的电压传输至所述驱动模块的控制端，对所述驱动模块的控制端的电压进行初始化；
[0007]第二初始化模块，连接于第二初始化信号线和所述驱动模块的第二端之间，用于在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，包括：驱动模块和发光模块，连接于第一电源线和第二电源线之间，所述驱动模块用于在发光阶段，根据自身的控制端和第一端的电压驱动所述发光模块；第一初始化模块，连接于第一初始化信号线和所述驱动模块的控制端之间，用于在所述发光阶段之前，将所述第一初始化信号线输入的电压传输至所述驱动模块的控制端，对所述驱动模块的控制端的电压进行初始化；第二初始化模块，连接于第二初始化信号线和所述驱动模块的第二端之间，用于在所述发光阶段之前，将所述第二初始化信号线输入的电压传输至所述驱动模块的第二端；其中，所述第一初始化信号线输入第一初始化电压，所述第二初始化信号线输入第二初始化电压，所述第一初始化电压大于所述第二初始化电压，所述第一初始化模块的导通时刻晚于所述第二初始化模块的导通时刻。2.根据权利要求1所述的像素电路，其特征在于，所述第一初始化模块的控制端连接第一扫描线，所述第二初始化模块的控制端连接第二扫描线；所述第一扫描线输入第一扫描信号，所述第二扫描线输入第二扫描信号，所述第一初始化模块响应所述第一扫描信号在所述初始化阶段导通，以将所述第一初始化电压传输至所述驱动模块的控制端，对所述驱动模块的控制端的电压进行初始化，并控制所述驱动模块导通；所述第二初始化模块响应所述第二扫描信号在所述初始化阶段导通，以将所述第二初始化电压传输至所述驱动模块的第二端，使所述驱动模块、所述第二初始化模块和所述第二初始化信号线之间形成放电通路；优选地，所述第一初始化模块包括第一晶体管，所述第二初始化模块包括第二晶体管；所述第一晶体管的栅极连接所述第一扫描线，所述第一晶体管连接于所述第一初始化信号线和所述驱动模块的控制端之间；所述第二晶体管的栅极连接所述第二扫描线，所述第二晶体管连接于所述第二初始化信号线和所述驱动模块的第二端之间；优选地，所述第一初始化模块还包括第九晶体管，所述第九晶体管的栅极连接所述第一扫描线，所述第一晶体管的第一极连接所述第一初始化信号线，所述第一晶体管的第二极连接所述第九晶体管的第一极，所述第九晶体管的第二极连接所述驱动模块的控制端；优选地，所述第九晶体管为垂直双栅晶体管，所述第九晶体管的第一栅极连接所述第一扫描线，所述第九晶体管的第二栅极输入跳变电压信号，以通过所述跳变电压信号在所述发光阶段对所述第九晶体管的第一极和第二极的电压进行耦合，从而减小所述第九晶体管的第一极和第二极的电压差；优选地，所述第九晶体管的第二栅极连接发光控制信号线；优选地，所述像素电路还包括第三电容，所述第三电容的第一端输入固定电压信号，所述第三电容的第二端连接所述第一晶体管的第二极和所述第九晶体管的第一极。3.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：开关模块，连接于所述驱动模块的第二端和所述第二初始化模块之间，用于导通或断开所述驱动模块的第二端和所述第二初始化模块之间的路径；优选地，所述开关模块的控制端连接第一扫描线，所述开关模块响应第一扫描信号在所述初始化阶段导通，以将所述第二初始化信号线输入的电压传输至所述驱动模块的第二
端，使所述驱动模块、所述开关模块、所述第二初始化模块和所述第二初始化信号线之间形成放电通路；优选地，所述开关模块包括第三晶体管，所述第三晶体管的栅极连接所述第一扫描线，所述第三晶体管连接于所述驱动模块的第二端和所述第二初始化模块之间；优选地，所述像素电路还包括：第一发光控制模块和第二发光控制模块，所述第一发光控制模块和所述第二发光控制模块的控制端均连接发光控制信号线，所述第一发光控制模块连接于所述第一电源线和所述驱动模块的第一端之间，所述第二发光控制模块连接于所述驱动模块的第二端和所述发光模块的第一端之间，所述第一发光控制模块和所述第二发光控制模块用于响应所述发光控制信号线输入的信号在所述发光阶段导通；优选地，所述第一发光控制模块还用于在初始化阶段导通，以使所述第一电源线、所述第一发光控制模块、所述驱动模块、所述第二初始化模块和所述第二初始化信号线之间形成放电通路，所述第二发光控制模块还用于在初始化阶段导通，以将所述第二初始化电压传输至所述发光模块的第一端，对所述发光模块的第一端的电压进行初始化；优选地，所述第一发光控制模块包括第四晶体管，所述第二发光控制模块包括第五晶体管；所述第四晶体管和所述第五晶体管的栅极均连接发光控制信号线，所述第四晶体管连接于所述第一电源线和所述驱动模块的第一端之间，所述第五晶体管连接于所述驱动模块的第二端和所述发光模块的第一端之间。4.根据权利要求1
‑
3中任一所述的像素电路，其特征在于，所述像素电路还包括：存储模块，所述存储模块的第一端连接所述驱动模块的控制端，所述存储模块的第二端连接所述驱动模块的第一端，所述存储模块用于存储所述驱动模块的控制端和所述驱动模块的第一端的电压差；耦合模块，所述耦合模块的第一端连接所述驱动模块的第一端，所述耦合模块用于将自身的第二端的电压变化量耦合至自身的第一端；第三初始化模块，连接于第三初始化信号线和所述耦合模块的第二端之间，用于在初始化阶段和阈值补偿阶段，将所述第三初始化信号线输入的电压传输至所述耦合模块的第二端，对所述耦合模块的第二端的电压进行初始化；所述第一初始化模块还用于在阈值补偿阶段，将所述第一初始化信号线输入的电压传输至所述驱动模块的控制端，所述第二初始化模块还用于在阈值补偿阶段导通，使所述驱动模块通过所述第二初始化模块放电，以使所述存储模块存储所述驱动模块的阈值电压；优选地，所述第一电源线复用为所述第三初始化信号线；优选地，开关模块还用于在阈值补偿阶段导通，使所述驱动模块通过所述开关模块和所述第二初始化模块放电；优选地，所述像素电路还包括：数据写入模块，连接于数据线和所述耦合模块的第二端之间，用于在所述数据写入阶段，将所述数据线输入的电压传输至所述耦合模块的第二端；优选地，所述存储模块包括第一电容，所述第一电容的第一端连接所述驱动模块的控制端，所述第一电容的第二端连接所述驱动模块的第一端；所述耦合模块包括第二电容，所述第二电容的第一端作为所述耦合模块的第一端连接
至所述驱动模块的第一端，所述第二电容的第二端作为所述耦合模块的第二端；所述第三初始化模块包括第六晶体管，所述第六晶体管的栅极连接第二扫描线，所述第六晶体管连接于所述第三初始化信号线和所述耦合模块的第二端之间；所述数据写入模块包括第七晶体管，所述第七晶体管的栅极连接第三扫描线，所述第七晶体管连接于所述数据线和所述耦合模块的第二端之间；所述驱动模块包括驱动晶体管，所述发光模块包括发光器件，所述驱动晶体管和所述发光器件连接于所述第一电源线和所述第二电源线之间。5.一种阵列基板，其特征在于，包括基底和位于所述基底上的多个如权利要求1
‑
4中任一所述的像素电路，还包括：多条第一初始化信号线和多条第二初始化信号线，位于所述基底上，所述第一初始化信号...

【专利技术属性】
技术研发人员：郭恩卿，盖翠丽，李俊峰，邢汝博，郭双，郭子栋，
申请(专利权)人：云谷固安科技有限公司，
类型：发明
国别省市：