一种存储器、电子设备制造技术

本申请实施例提供一种具有TFET的存储器，以及具有该TFET的存储器的电子设备。涉及存储器技术领域。不仅可以实现低功耗操作，还可以提升存储器的使用可靠性。该存储器包括具有掺杂类型相同的第一掺杂区和第二掺杂区的衬底，衬底上具有存储单元，该存储单元不仅包括存储部分，还包括位于存储部分两侧的选通管和隧穿场效应晶体管TFET，且存储部分的控制栅和隧穿场效应晶体管TFET的控制栅是绝缘的，以及，存储部分的控制栅和选通管的控制栅是绝缘的。这样，可以降低存储单元的栅介质层被击穿的几率，从而，提升存储器的使用可靠性，以及耐用性。性。性。

【技术实现步骤摘要】
一种存储器、电子设备


[0001]本申请涉及存储器
，尤其涉及一种具有隧穿场效应晶体管的、且分栅的非易失性存储器，以及包含有该非易失性存储器的电子设备。

技术介绍

[0002]闪存(flash memory)是一种非易失性存储器，即断电数据也不会丢失。尤其是嵌入式闪存(embedded flash，eflash)已经成为微控制器单元(microcontroller unit，MCU)的标配，因其大大简化了MCU相关产品的供应链，降低了成本，简化了应用，同时eflash也提升了MCU的性能和可靠性。
[0003]如何设计一种可以降低功耗、提升使用可靠性、耐用性的闪存是本领域技术人员丞待解决的，比如，设计一种不仅可以降低操作电压，还可以同时降低存储单元中的栅介质层在较强电场的作用下被击穿的几率的存储单元是很有必要的。

技术实现思路

[0004]本申请提供一种存储器，以及具有该存储器的电子设备。主要目的提供一种包含有TFET、选通管和存储部分的存储单元的闪存结构，该闪存结构不仅可以降低操作电压，还可以降低存储单元的栅介质层被击穿的几率，以提升该闪存结构的使用可靠性能。
[0005]为达到上述目的，本申请采用如下技术方案：
[0006]一方面，本申请提供了一种存储器，该存储器是非易失性存储器，该存储器包括由半导体材料制得的衬底，比如呈P型的半导体衬底，该半导体衬底的表面通过掺杂形成有掺杂类型相同的第一掺杂区和第二掺杂区，比如，第一掺杂区和第二掺杂区均呈N型，半导体衬底的位于第一掺杂区和第二掺杂区之间的区域形成沟道区，衬底上设置有至少一个存储单元，任一个存储单元包括存储部分、隧穿场效应晶体管和选通管。
[0007]其中，衬底上设置有与衬底绝缘的电荷存储层，这里的电荷存储层可以是电荷俘获层，电荷存储层上设置有与电荷存储层绝缘的第一控制栅；第一掺杂区上设置有与第一掺杂区绝缘的第二控制栅；第二掺杂区上设置有与第二掺杂区绝缘的第三控制栅。
[0008]存储部分包括沟道区、电荷存储层和第一控制栅，第一控制栅设置在电荷存储层的远离衬底的一侧，且与电荷存储层绝缘；隧穿场效应晶体管包括第一掺杂区、沟道区和第二控制栅，第二控制栅设置在第一掺杂区上且与第一掺杂区绝缘；选通管包括第二掺杂区、沟道区和第三控制栅，第三控制栅设置在第二掺杂区上且与第二掺杂区绝缘。
[0009]并且，存储部分的第一控制栅和隧穿场效应晶体管的第二控制栅绝缘，存储部分的第一控制栅还和选通管的第三控制栅绝缘。
[0010]从结构上看，本申请提供的存储器中的控制栅不仅包括第一控制栅，还包括了第二控制栅和第三控制栅，进而就形成了上述的一个存储单元中不仅包括存储部分，还包括选通管和隧穿场效应晶体管(tunneling field effect transistor，TFET)。这样的话，在进行编程、擦除操作时可以降低操作电压，降低存储器的功耗，比如，当该存储单元在进行
擦除操作时，不仅在TFET的第二控制栅的电压控制下，第一掺杂区与沟道区的界面会发生带带隧穿现象，同时，也会在施加给第一掺杂区的电压控制下，第一掺杂区与沟道区的界面也会发生带带隧穿现象，因此，相比未形成有TFET的存储单元，在达到产生的热空穴含量相当的情况下，本申请中，施加给第一掺杂区的电压可以更低，施加给第二控制栅的电压也较小，进而，就会降低擦除功耗。
[0011]除此之外，存储部分的控制栅和其余两个晶体管器件(包括TFET和选通管)的控制栅之间均是电气绝缘的，也就是说，可以通过第一控制栅单独控制存储部分，即存储部分的栅极控制，与选通管和TFET的栅极控制是区别开的。如此设计的话，在进行编程和擦除操作过程，可以分别给存储部分、选通管和TFET施加不同的电压，比如，在进行编程操作时，可以给存储部分的第一控制栅施加正高压，而给TFET的第二控制栅和选通管的第三控制栅施加比较低的正低压，从而，TFET的栅介质层和选通管的栅介质层不会受到第一控制栅的正高压的影响，而受到损坏，甚至发生被击穿的现象，从而，TFET的栅介质层和选通管的栅介质层可以得到保护，以提升该存储单元的工作可靠性和耐用性，提升该存储器的使用性能。
[0012]综合上述，本申请给出的包含有存储部分、TFET和选通管的存储单元，可以实现低功耗操作，再加上可以控制栅的单独控制，可以进一步的提升整个存储单元的耐用性，可靠性。
[0013]在一种可以实现的方式中，第二控制栅和第三控制栅电连接。
[0014]这样设计的话，通过将第二控制栅和第三控制栅电连接，从控制方式角度讲，可以通过一个控制端的控制电压同时控制选通管和TFET，相比采用两个控制端分别控制选通管和TFET，可以减少操作电压数量，简化控制方式。还有，若将该种存储单元应用在存储阵列中，也可以简化存储阵列的布线方式，提升存储单元的集成密度。
[0015]在一种可以实现的方式中，第一控制栅的远离电荷存储层的一侧形成有金属互连层，金属互连层与第一控制栅绝缘；且第二控制栅、金属互连层和第三控制栅相连接，以使得第二控制栅通过金属互连层与第三控制栅电连接。
[0016]该种实现方式给出的是如何实现第二控制栅和第三控制栅的电连接，具体的，就是在制作该存储单元时，可以在第一控制栅的背离电荷存储层的侧面堆叠金属互连层，通过金属互连层将选通管的第三控制栅和TFET的第二控制栅电连接。
[0017]在一种可以实现的方式中，第二控制栅、金属互连层和第三控制栅为一体成型的层结构。
[0018]也就是说，可以在第一控制栅的背离电荷存储层的侧面堆叠一层金属层，该金属层形成了选通管的第三控制栅和TFET的第二控制栅，以及形成了连接第二控制栅和第三控制栅的金属互连层。
[0019]在一种可以实现的方式中，第二控制栅、金属互连层和第三控制栅均采用前道工艺制备。
[0020]即就是在制备该存储单元时，通过金属互连层就可以直接将选通管的第三控制栅和TFET的第二控制栅电连接。
[0021]在一种可以实现的方式中，存储器还包括：金属互连层、第一导电通道和第二导电通道；金属互连层形成在第一控制栅、第二控制栅和第三控制栅的远离衬底的一侧；第二控制栅通过第一导电通道与金属互连层电连接；第三控制栅通过第二导电通道与金属互连层
电连接，以使得第二控制栅通过第一导电通道、第二导电通道和金属互连层与第三控制栅电连接。
[0022]在此种电连接第二控制栅和第三控制栅的工艺结构中，金属互连层、第一导电通道和第二导电通道不是在制备该存储单元的时候形成，比如，当该存储单元通过前道工艺制备后，用于电连接第二控制栅和第三控制栅的金属互连层、第一导电通道和第二导电通道可以通过后道工艺制备。这样的话，可以给采用前道工艺制备的存储单元预留更多的设置空间，以提升存储单元的集成密度。
[0023]在一种可以实现的方式中，存储单元采用前道工艺制作，金属互连层、第一导电通道和第二导电通道均采用后道工艺制作。
[0024]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器，其特征在于，包括：衬底；以及至少一个存储单元，所述至少一个存储单元形成在所述衬底上，任一所述存储单元包括：存储部分，包括：沟道区，位于第一掺杂区和第二掺杂区之间，所述第一掺杂区和所述第二掺杂区形成在所述衬底中，且所述第一掺杂区和所述第二掺杂区的掺杂类型相同；电荷存储层，设置在所述衬底上且与所述衬底绝缘；第一控制栅，设置在所述电荷存储层的远离所述衬底的一侧，且与所述电荷存储层绝缘；隧穿场效应晶体管，包括:所述第一掺杂区；所述沟道区；第二控制栅，设置在所述第一掺杂区上且与所述第一掺杂区绝缘；选通管，包括：所述第二掺杂区；所述沟道区；第三控制栅，设置在所述第二掺杂区上且与所述第二掺杂区绝缘；其中，所述第一控制栅和所述第二控制栅绝缘，所述第一控制栅和所述第三控制栅绝缘。2.根据权利要求1所述的存储器，其特征在于，所述第二控制栅和所述第三控制栅电连接。3.根据权利要求2所述的存储器，其特征在于，所述存储器还包括：金属互连层，所述金属互连层形成在所述第一控制栅的远离所述电荷存储层的一侧，所述金属互连层与所述第一控制栅绝缘；且所述第二控制栅、所述金属互连层和所述第三控制栅相连接，以使得所述第二控制栅通过所述金属互连层与所述第三控制栅电连接。4.根据权利要求3所述的存储器，其特征在于，所述第二控制栅、所述金属互连层和所述第三控制栅为一体成型的层结构。5.根据权利要求2所述的存储器，其特征在于，所述存储器还包括：金属互连层，所述金属互连层形成在所述第一控制栅、所述第二控制栅和所述第三控制栅的远离所述衬底的一侧；第一导电通道，所述第二控制栅通过所述第一导电通道与所述金属互连层电连接；第二导电通道，所述第三控制栅通过所述第二导电通道与所述金属互连层电连接，以使得所述第二控制栅通过所述第一导电通道、所述第二导电通道和所述金属互连层与所述第三控制栅电连接。6.根据权利要求5所述的存储器，其特征在于，所述存储单元采用前道工艺...

【专利技术属性】
技术研发人员：焦慧芳，王敬元璋，范鲁明，孙清清，李向辉，
申请(专利权)人：复旦大学，
类型：发明
国别省市：