扫描驱动电路、显示面板及显示装置制造方法及图纸

本申请涉及一种扫描驱动电路、显示面板及显示装置。该扫描驱动电路包括多个级联的驱动单元，驱动单元包括：第一上拉节点、第二上拉节点、与第一上拉节点连接的第一控制模块和第一输出模块、与第二上拉节点连接的第二控制模块和第二输出模块；其中，第一控制模块用于在第一时刻控制第一上拉节点处于可上拉状态，第二控制模块用于在第二时刻控制第二上拉节点处于可上拉状态，第一时刻和第二时刻为相邻时刻，第一上拉节点和第二上拉节点在同一时刻的被控制状态相反，在第一上拉节点或第二上拉节点处于不可上拉状态时，持续无法提供所述栅极电压。本申请解决了输出H

【技术实现步骤摘要】
扫描驱动电路、显示面板及显示装置


[0001]本申请涉及液晶显示
，尤其涉及一种扫描驱动电路、显示面板及显示装置。

技术介绍

[0002]液晶显示器(Liquid Crystal Display，LCD)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。TFT(Thin Film Transistor，薄膜晶体管)型的液晶显示器通常基于GDL(Gate Driver less，较少闸极驱动)技术作为水平扫描线的驱动。在水平方向的同一条扫描线上，所有的TFT的栅极连接在一起，所以施加的电压是联动的，在扫描线上施加足够大的正电压，则这条扫描线上的所有TFT全部打开，此时这条扫描线上的像素电极，会和垂直方向的数据线连接，由垂直数据线送入对应的视频信号，以将像素电极充电至适当的电压，再由扫描线上施加足够大的负电压，关闭TFT，直到下次再重新写入信号，期间使得电荷保存在液晶电容上；此时再启动下一条水平扫描线，送入对应的视频信号，完成逐行依次扫描。然而，当视频信号data为高电平时，给第n行像素电极充电，第n行亮，视频信号data为低电平时，第n+1行像素电极不充电，第n+1行暗，以此类推第n+2行亮，第n+3行暗
……
因此通过data信号的高低电平切换，输出亮暗交替画面即H
‑
LINE画面，所以此时由于data信号需要不断切换高低电平，就会产生较高的功耗，温度升高，容易使显示面板损坏。
[0003]针对输出H
‑
LINE画面的视频信号需要不断切换高低电平导致功耗较高，容易损坏显示面板的问题，目前尚未提出有效的解决方案。

技术实现思路

[0004]本申请提供了一种扫描驱动电路、显示面板及显示装置，以解决输出H
‑
LINE画面的视频信号需要不断切换高低电平导致功耗较高，容易损坏显示面板的技术问题。
[0005]根据本申请实施例的一个方面，本申请提供了一种扫描驱动电路，所述扫描驱动电路包括多个级联的驱动单元，所述驱动单元包括：第一上拉节点、第二上拉节点、与所述第一上拉节点连接的第一控制模块和第一输出模块、与所述第二上拉节点连接的第二控制模块和第二输出模块；其中：所述第一控制模块用于在第一时刻控制所述第一上拉节点处于可上拉状态，所述第一上拉节点用于在可上拉状态下给所述第一输出模块提供栅极电压，所述第一输出模块用于根据所述栅极电压和第一时钟信号输出第一扫描信号；所述第二控制模块用于在第二时刻控制所述第二上拉节点处于可上拉状态，所述第二上拉节点用于在可上拉状态下给所述第二输出模块提供栅极电压，所述第二输出模块用于根据所述栅极电压和第二时钟信号输出第二扫描信号；所述第一时刻和所述第二时刻为相邻时刻，所述第一上拉节点和所述第二上拉节点在同一时刻的被控制状态相反，在所述第一上拉节点或所述第二上拉节点处于不可上拉状态时，持续无法提供所述栅极电压；所述第一时钟信
号、所述第二时钟信号均由时序控制电路提供，所述时序控制电路与所述扫描驱动电路通过时钟信号线连接；所述第一扫描信号、所述第二扫描信号用于驱动两行相邻的像素单元发光。
[0006]可选地，所述第一控制模块包括第一薄膜晶体管，所述第一薄膜晶体管的源极与所述第一上拉节点连接，所述第一薄膜晶体管的漏极与低电平输出端连接，所述第一薄膜晶体管的栅极与第一控制端连接，其中：所述第一控制端用于用于输出目标低电平，以使所述第一薄膜晶体管关断，以将所述第一上拉节点与所述低电平输出端断开，使所述第一上拉节点处于可上拉状态；或者，所述第一控制端用于输出目标高电平，以使所述第一薄膜晶体管导通，以将所述第一上拉节点与所述低电平输出端连接，使所述第一上拉节点处于不可上拉状态。
[0007]可选地，所述第二控制模块包括第二薄膜晶体管，所述第二薄膜晶体管的源极与所述第二上拉节点连接，所述第二薄膜晶体管的漏极与低电平输出端连接，所述第二薄膜晶体管的栅极与第二控制端连接，其中：所述第二控制端用于输出目标高电平，以使所述第二薄膜晶体管导通，以将所述第二上拉节点与所述低电平输出端连接，使所述第二上拉节点处于不可上拉状态；或者，所述第二控制端用于用于输出目标低电平，以使所述第二薄膜晶体管关断，以将所述第二上拉节点与所述低电平输出端断开，使所述第二上拉节点处于可上拉状态。
[0008]可选地，所述第二时钟信号的上升沿在所述第一时钟信号的上升沿之后，所述第一时钟信号的下降沿在所述第二时钟信号的下降沿之前。
[0009]可选地，所述驱动单元还包括：第一上拉模块和第二上拉模块；其中：所述第一上拉模块与所述第一上拉节点连接，所述第一上拉模块用于根据第一级传信号对所述第一上拉节点进行预充电；所述第二上拉模块与所述第二上拉节点连接，所述第二上拉模块用于根据第二级传信号对所述第二上拉节点进行预充电，所述第一级传信号的高电平先于所述第二级传信号的高电平。
[0010]可选地，所述驱动单元还包括：第一上拉控制模块、第一下拉维持模块、第二上拉控制模块、第二下拉维持模块、第一下拉节点和第二下拉节点；其中：所述第一上拉控制模块和所述第一下拉维持模块均与所述第一下拉节点连接，所述第一上拉控制模块用于根据第三级传信号对所述第一下拉节点的电平进行控制，所述第一下拉维持模块用于根据第一电源信号对所述第一下拉节点的电平进行控制；所述第二上拉控制模块和所述第二下拉维持模块均与所述第二下拉节点连接，所述第二上拉控制模块用于根据所述第三级传信号对所述第二下拉节点的电平进行控制，所述第二下拉维持模块用于根据第二电源信号对所述第二下拉节点的电平进行控制；所述第三级传信号的高电平信号先于所述第一级传信号和所述第二级传信号，所述第一电源信号和所述第二电源信号均由所述时序控制电路提供，所述第一电源信号的电平信号和所述第二电源信号的电平信号相反。
[0011]可选地，所述驱动单元还包括：第一下拉模块、第二下拉模块、第三下拉模块、第四下拉模块；其中：所述第一下拉模块、所述第四下拉模块均与所述第一下拉节点连接；所述第二下拉模块、所述第三下拉模块均与所述第二下拉节点连接；所述第一下拉模块和所述第二下拉模块用于对所述第一输出模块的输出信号进行下拉，所述第三下拉模块和所述第四下拉模块用于对所述第二输出模块的输出信号进行下拉。
[0012]可选地，所述驱动单元还包括：第一下拉控制模块、第二下拉控制模块、第一复位模块、第二复位模块；其中：所述第一下拉控制模块与所述第一上拉节点连接，所述第一下拉控制模块用于根据第四级传信号对所述第一上拉节点进行拉低控制；所述第二下拉控制模块与所述第二上拉节点连接，所述第二下拉控制模块用于根据第五级传信号对所述第二上拉节点进行拉低控制，所述第四级传信号的高电平先于所述第五级传信号的高电平；所述第一复位模块与所述第一上拉节点连接，所述所述第一复位模块用于对所述第一上拉节点进行复位；所述第二复位模块与所述第二上拉节点连本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种扫描驱动电路，其特征在于，所述扫描驱动电路包括多个级联的驱动单元，所述驱动单元包括：第一上拉节点、第二上拉节点、与所述第一上拉节点连接的第一控制模块和第一输出模块、与所述第二上拉节点连接的第二控制模块和第二输出模块；其中：所述第一控制模块用于在第一时刻控制所述第一上拉节点处于可上拉状态，所述第一上拉节点用于在可上拉状态下给所述第一输出模块提供栅极电压，所述第一输出模块用于根据所述栅极电压和第一时钟信号输出第一扫描信号；所述第二控制模块用于在第二时刻控制所述第二上拉节点处于可上拉状态，所述第二上拉节点用于在可上拉状态下给所述第二输出模块提供栅极电压，所述第二输出模块用于根据所述栅极电压和第二时钟信号输出第二扫描信号；所述第一时刻和所述第二时刻为相邻时刻，所述第一上拉节点和所述第二上拉节点在同一时刻的被控制状态相反，在所述第一上拉节点或所述第二上拉节点处于不可上拉状态时，持续无法提供所述栅极电压；所述第一时钟信号、所述第二时钟信号均由时序控制电路提供，所述时序控制电路与所述扫描驱动电路通过时钟信号线连接；所述第一扫描信号、所述第二扫描信号用于驱动两行相邻的像素单元发光。2.根据权利要求1所述的电路，其特征在于，所述第一控制模块包括第一薄膜晶体管，所述第一薄膜晶体管的源极与所述第一上拉节点连接，所述第一薄膜晶体管的漏极与低电平输出端连接，所述第一薄膜晶体管的栅极与第一控制端连接，其中：所述第一控制端用于用于输出目标低电平，以使所述第一薄膜晶体管关断，以将所述第一上拉节点与所述低电平输出端断开，使所述第一上拉节点处于可上拉状态；或者，所述第一控制端用于输出目标高电平，以使所述第一薄膜晶体管导通，以将所述第一上拉节点与所述低电平输出端连接，使所述第一上拉节点处于不可上拉状态。3.根据权利要求1所述的电路，其特征在于，所述第二控制模块包括第二薄膜晶体管，所述第二薄膜晶体管的源极与所述第二上拉节点连接，所述第二薄膜晶体管的漏极与低电平输出端连接，所述第二薄膜晶体管的栅极与第二控制端连接，其中：所述第二控制端用于输出目标高电平，以使所述第二薄膜晶体管导通，以将所述第二上拉节点与所述低电平输出端连接，使所述第二上拉节点处于不可上拉状态；或者，所述第二控制端用于用于输出目标低电平，以使所述第二薄膜晶体管关断，以将所述第二上拉节点与所述低电平输出端断开，使所述第二上拉节点处于可上拉状态。4.根据权利要求1所述的扫描驱动电路，其特征在于，所述第二时钟信号的上升沿在所述第一时钟信号的上升沿之后，所述第一时钟信号的下降沿在所述第二时钟信号的下降沿之前。5.根据权利要求1所述的扫描驱动电路，其特征在于，所述驱动单元还包括：第一上拉模块和第二上拉模块；其中：所述第一上拉模块与所述第一上拉节点连接，所述第一上拉模块用于根据第...

【专利技术属性】
技术研发人员：王越，袁海江，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：