锁相环和降低FMCW雷达杂散的方法技术

本发明专利技术公开了一种锁相环，该锁相环包括Σ

【技术实现步骤摘要】
锁相环和降低FMCW雷达杂散的方法


[0001]本专利技术涉及信号处理领域，尤其涉及锁相环和降低FMCW雷达杂散的方法。

技术介绍

[0002]在雷达和无线通讯系统中，FMCW(Frequency Modulated Continuous Wave，调频连续波)通常由雷达和无线通讯系统中的PLL(Phase LockLoop，锁相环)产生，如图1所示，FMCW信号包括多个波形一致的chirp(啁啾)信号，一个chirp信号包括一个上升沿、一个下降沿和一个信号等待时间，FMCW信号和对应的回波信号构成了中频信号，回波信号是FMCW发射信号的一个延迟，其中，中频信号如图2所示。但是，当基于中频信号计算速度维信息时，总是会出现两个固定的假目标，这两个假目标上集中了spur(杂散)的能量，从而严重影响了雷达系统的性能。

技术实现思路

[0003]有鉴于此，本专利技术实施例公开了一种锁相环和降低FMCW雷达杂散的方法，将将小数部分产生的杂散分散到每一个速度维上，避免了在两个速度维上会出现两个假目标，从而提升了雷达系统性能。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种锁相环，其特征在于，所述锁相环包括Σ
‑
Δ调制器，所述Σ
‑
Δ调制器包括：加法器、与所述加法器相连接的第一接收端和与所述加法器相连接的第二接收端；所述第一接收端接收到小数分频值后，将所述小数分频值发送给加法器；所述第二接收端接收时钟信号；所述加法器将每次接收到的小数分频值与历史累加值进行累加，并在时钟信号达到目标时刻时，将当前的累加值变更为随机值，以使得锁相环输出的调频连续波的啁啾信号的小数杂散相对于主信号的相位差成非等差数列。2.根据权利要求1所述的锁相环，其特征在于，所述目标时刻表示调频连续波的上一个啁啾信号的有用时间段之后，当前啁啾信号有用时间段之前的任意一个或者多个时刻。3.根据权利要求1所述的锁相环，其特征在于，所述Σ
‑
Δ调制器还包括：第三接收端；所述第三接收端接收随机控制信号，所述随机控制信号用于指示所述加法器在时钟信号达到目标时刻时，将当前的累加值变更为随机值。4.根据权利要求1所述的锁相环，其特征在于，所述Σ
‑
Δ调制器还包括：处理器，所述处理器检测时钟信号是否达到目标时刻，并在时钟信号达到目标时刻时，指示所述加法器将当前的累加值变更为随机值，以使得锁相环输出的调频连续波的啁啾信号的小数杂散相对于主信号的相位差成非等差数列。5.根据权利要求1所述的锁相环，其特征在于，还包括：控制器，所述控制器的第一输出端与所述第一接收端相连接，所述控制器通过所述第一输出端将小数分频值发送给所述第一接收端。6.根据权利要求5所述的锁相环，其特征在于，所述控制器还包括：第二输出端，所述控制器通过所述第二输出端向所述锁相环发送随机控制信号，所述随机控制信号用于指示所述加法器在时钟信号达到目标时刻时，将当前的累加值变更为随机值。7.根据权...

【专利技术属性】
技术研发人员：杨建伟，周文婷，
申请(专利权)人：加特兰微电子科技上海有限公司，
类型：发明
国别省市：