参考电压产生电路制造技术

一种参考电压产生电路，包含：闭环支路，包含放大器，包含正输入端、负输入端及输出端，放大器的正输入端接收输入电压；第一ＭＯＳ晶体管，包含栅极、源极及漏极，第一ＭＯＳ晶体管的栅极耦接放大器的输出端，第一ＭＯＳ晶体管的源极耦接放大器的负输入端；第二ＭＯＳ晶体管，包含栅极、源极及漏极，第二ＭＯＳ晶体管的栅极耦接第一ＭＯＳ晶体管的漏极，第二ＭＯＳ晶体管的源极耦接第一电压源，第二ＭＯＳ晶体管的漏极耦接第一ＭＯＳ晶体管的源极；开环支路，包含第三ＭＯＳ晶体管，包含栅极、源极及漏极，第三ＭＯＳ晶体管的栅极耦接放大器的输出端。本发明专利技术的参考电压产生电路，在低电压环境中可正常运作，可快速稳定并输出幅度相对较大的参考电压，并具有较少的功率消耗。

【技术实现步骤摘要】

本专利技术涉及一种参考电压产生电路，尤其是有关于一种用以提供至少 一个参考电压至模数转换器(Analog-to-Digital Converter,以下 简称ADC)、低压降稳压器或类似装置的参考电压产生电路。
技术介绍
高速度以及高分辨率的ADC需要使用参考电压产生电路。通常 地，参考电压产生电路包含一参考电压产生器，用以提供至少一个参 考电压至ADC。可用于ADC的参考电压产生电路有两种闭环参考 电压产生电路与开环参考电压产生电路。图1所示为传统闭环参考电压产生电路1。闭环参考电压产生电 路1包含放大器10。放大器IO具有一负反馈回路。放大器10于正输 入端接收输入电压Vref—in，并输出参考电压Vref。闭环参考电压产生 电路1的输出阻抗等于ROUT/(l+A)，其中ROUT表示放大器10的输 出阻抗，A表示放大器10的增益。当闭环参考电压产生电路1运作在 一高频环境中时，闭环参考电压产生电路1的输出阻抗需要足够低， 以快速稳定(stabilize)参考电压Vref。然而，宽带宽导致闭环参考电压 产生电路1的功率消耗与噪声增加，因此，很难为高分辨率的ADC设 计一种内置闭环参考电压产生电路。压产生电路2包含放大器20、 N型金氧半导体(N-type Metal Oxide Semiconductor, NMOS)晶体管21和22，以及负载单元23和24。NMOS 晶体管22的运作类似于NMOS晶体管21。当NMOS晶体管22位于 开环电路中时，放大器20以及NMOS晶体管21形成负反馈回路。在 稳态时，参考电压Vref追踪(track)参考电压Vrefx。另外，开环参考 电压产生电路2的输出阻抗等于1/gm,其中gm表示NMOS晶体管22的跨导，且放大器20的带宽可更窄，开环参考电压产生电路2的功率消耗要少于图1所示闭环参考电压产生电路1的功率消耗。图3所示为传统差动(differential)开环参考电压产生电路3。差动 开环参考电压产生电路3包含放大器30和31、NM0S晶体管32和33、 P型金氧半导体(P-type Metal Oxide Semiconductor, PMOS)晶体管34 和35，以及电阻36和37。；故大器30和31的正输入端分别4妻收输入 电压Vrefp—in和Vrefn—in。放大器30和NMOS晶体管32形成一个负 反馈回3各，以及》文大器31和PMOS晶体管34形成另 一个负反馈回路。 NMOS晶体管33位于一个开环电路中，PMOS晶体管35位于另 一个 开环电路中。在稳态时，参考电压Vrefp和Vrefn分别追踪参考电压 Vrcfpx和Vrcfnx。在图2中，NMOS晶体管21和22工作在饱和区域，且二者中的 每一个的栅极与源极之间存在电压差AV,放大器20的输出端的电压 比参考电压Vrefx要高出电压差AV,因此开环参考电压产生电路2的 供应电压源需要很大。若由于设计需求，开环参考电压产生电路2运 作在 一低供应电压环境中，则参考电压Vref的最大值会被抑制到很小。 类似地，在图3中，NMOS晶体管32和33中的每一个晶体管的栅极 与源极之间存在电压差AVI ， PMOS晶体管34和35中的每 一个晶体 管的栅极与源极之间存在电压差AV2,当差动开环参考电压产生电路 3运作在一低供应电压环境中时，就限制了参考电压Vrefp的最大值与 参考电压Vrefn的最小值，因此，参考电压Vrefp与Vrefn之间的幅度 (swing)难以满足"&计需求。随着半导体工艺的发展，半导体的运作电压降低了。因此，需要 一种参考电压产生电路，能够运作在低供应电压环境中，并提供具有 大幅度的参考电压，且具有低功率消耗及高运作速度。
技术实现思路
传统参考电压产生电路运作在低供应电压环境中时，由于传统参考电压产生电路中的晶体管的栅极与源极之间存在电压差，因此参考电压的幅度受到限制，难以满足设计需求。有鉴于此，本专利技术提供至 少一种参考电压产生电路。一种参考电压产生电路，用以于一输出节点提供一参考电压，所 述参考电压产生电路包含闭环支路，包含放大器，包含正输入端、负输入端及输出端，其中正输入端用以接收输入电压；第一 MOS晶体 管，包含栅极、源极及漏极，其中所述栅极耦接放大器的输出端，所 述源极耦接放大器的负输入端；以及第二MOS晶体管，包含栅极、源 极及漏极，其中所述4册才及耦接第一 MOS晶体管的漏极，所述源极耦接 第一电压源，所述漏极耦接第一 MOS晶体管的源极；开环支路，包含 第三MOS晶体管，包含栅极、源极及漏极，其中所述栅极耦接放大器 的输出端。一种参考电压产生电路，包含闭环支路，包含放大器，包含正 输入端、负输入端及输出端，其中所述正输入端用以接收输入电压 (Vrefp—in);源极跟随晶体管，包含栅极、第一端及第二端，其中所述 栅极耦接放大器的输出端，所述第一端耦接放大器的负输入端；以及 第一电流源晶体管，以串联方式耦接源极跟随晶体管的第一端，且第 一电流源晶体管包含栅极，所述栅极耦接源极跟随晶体管的第二端； 以及开环支路，包含驱动晶体管，包含栅极、第一端及第二端，其 中所述栅极耦接放大器的输出端，所述第一端用以提供参考电压；以 及第二电流源晶体管，以串联方式耦接驱动晶体管的第一端，且第二 电流源晶体管具有栅极，所述栅极耦接驱动晶体管的第二端。一种参考电压产生电路，用以于第一输出节点提供第一参考电压， 以及于第二输出节点提供第二参考电压，所述参考电压产生电路包含 闭环支路，包含第一放大器，包含正输入端、负输入端及输出端， 其中第一放大器的正输入端用以接收第一输入电压；第二放大器，包 含正输入端、负输入端及输出端，其中第二放大器的正输入端用以接 收第二输入电压；第一MOS晶体管，包含栅极、源极及漏极，其中所 述栅极耦接第 一放大器的输出端，所述源极耦接第 一放大器的负输入 端；第二MOS晶体管，包含栅极、源极及漏极，其中所述栅极耦接第 二放大器的输出端，所述源极耦接第二放大器的负输入端，以及所述 漏极耦接第一 MOS晶体管的漏极；以及第三MOS晶体管，包含栅极、 源极及漏极，其中所述栅极耦接第二 MOS晶体管的漏极，所述源极耦 接第一电压源，以及所述漏极耦接第二 MOS晶体管的源极；以及开环支路，包含第四MOS晶体管，包含栅极、源极及漏极，其中所述栅 极耦接第一放大器的输出端，所述源极耦接所述第一输出节点.；以及 第五MOS晶体管，包含栅极、源极及漏极，其中所述栅极耦接第二放 大器的输出端，所述源极耦接第二输出节点，以及所述漏极耦接第四 MOS晶体管的漏极。一种参考电压产生电路，包含闭环支路，包含第一放大器， 包含正输入端、负输入端及输出端，其中第一放大器的正输入端用以 接收第一输入电压；第二放大器，包含正输入端、负输入端及输出端， 其中第二放大器的正输入端用以接收第二输入电压；第一源极跟随晶 体管，包含栅极、第一端及第二端，其中所述栅极耦接第一放大器的 输出端，以及所述第一端耦接第一放大器的负输入端；第二源极跟随 晶体管，包含栅极、第一端及第二端，其中所述栅极耦接第二放大器 的输出端，所述第一端耦接第二放大器的负输入端，以及所述第二端 耦接第一源极跟随本文档来自技高网...

【技术保护点】
一种参考电压产生电路，用以于一输出节点提供一参考电压，其特征在于，所述参考电压产生电路包含：　一闭环支路，包含：　一放大器，包含一正输入端、一负输入端及一输出端，其中所述放大器的正输入端用以接收一输入电压；　一第一ＭＯＳ晶体管，包含一 栅极、一源极及一漏极，其中所述第一ＭＯＳ晶体管的栅极耦接所述放大器的输出端，所述第一ＭＯＳ晶体管的源极耦接所述放大器的负输入端；以及　一第二ＭＯＳ晶体管，包含一栅极、一源极及一漏极，其中所述第二ＭＯＳ晶体管的栅极耦接所述第一ＭＯＳ晶体管的 漏极，所述第二ＭＯＳ晶体管的源极耦接一第一电压源，所述第二ＭＯＳ晶体管的漏极耦接所述第一ＭＯＳ晶体管的源极；以及　一开环支路，包含：　一第三ＭＯＳ晶体管，包含一栅极、一源极及一漏极，其中所述第三ＭＯＳ晶体管的栅极耦接所述放大器的输出端。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：廖英闵，林育信，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]