本发明专利技术涉及一种感知数据压缩的激光雷达探测芯片，包括探测像素阵列、列处理电路和外围处理电路，每个像素中包括探测前端电路、相关性检测电路、TDC控制电路和握手接口，阵列中每个像素都可以对其视场角内的目标进行深度方向的探测，通过相关性检测、延迟触发之后，得到稀疏化的无分辨率损失的数据；每个列处理电路包括异步仲裁电路、直方图电路和缓冲电路；外围处理电路包括同步仲裁电路、微控制单元、行选/列选控制电路和时钟生成电路。与现有技术相比，本发明专利技术利用激光脉冲在相邻像元上的空间相关性，和调制发射信号在时间上的相关性，大幅压缩了激光雷达探测芯片的感知数据量，降低了数据率，解决了总线的数据传输瓶颈问题。解决了总线的数据传输瓶颈问题。解决了总线的数据传输瓶颈问题。
【技术实现步骤摘要】
一种感知数据压缩的激光雷达探测芯片
[0001]本专利技术涉及激光雷达探测领域，尤其是涉及一种感知数据压缩的激光雷达探测芯片。
技术介绍
[0002]激光雷达探测系统能感知目标的三维空间信息，在空间探测、智能驾驶等领域有广泛的应用。新型的激光雷达采用盖革雪崩探测器作为光电探测器，由于具有极高的增益，它可以实现对单光子的探测，记录光子的飞行时间并转换为目标的距离信息。由单光子盖革雪崩探测器构成的传感阵列对目标进行探测，最终可以得到目标的三维图像。
[0003]相对于传统的CMOS图像传感器成像，激光雷达的一个重要的问题是：单光子探测器除了接收信号光子外，对大量的背景光同样非常敏感，并且随时会被器件内的噪声触发成暗计数。在一个探测帧周期内，除了在特定的时间收集到信号光子，其他时间会近似均匀的接收到大量的噪声光子，因此感知的距离数据中包含大量的随机噪声。虽然噪声的总数远远大于信号光子的数量，但是如果采集很多帧，并对单光子探测器的雪崩事件从时间尺度上进行统计分布，细分时间段上信号光子数仍大于同时间段宽度下背景噪声光子数，因此从多帧的直方统计图上仍可以确定信号所在的时间位置。在室外远距离探测时，背景总噪声远大于信号光子数，因此需要进行多帧的直方图统计。统计的帧数通常需要达到103‑
104量级，才能明显统计出信号位置。因此，相对CMOS图像传感器，为了达到同样的探测帧率，激光雷达成像的数据量要高3
‑
4个数量级，给总线带来了巨大的传输压力和片上存储压力。
[0004]现有技术在像素内部直接对原始信号进行初步处理，比如相关性检测、时钟门控、直方图统计等技术，可以提高探测的信噪比，进而降低整体的数据量。但是这些技术需要以牺牲原始数据的分辨率，或是需要占用大量的存储资源进行统计为代价。
技术实现思路
[0005]本专利技术的目的就是为了提供一种感知数据压缩的激光雷达探测芯片，在保持探测分辨率和精度的前提下，充分利用信号在时间上的稀疏性和空间上的相关性特点，大幅提高探测帧率。
[0006]本专利技术的目的可以通过以下技术方案来实现：
[0007]一种感知数据压缩的激光雷达探测芯片，包括：
[0008]探测像素阵列、列处理电路和外围处理电路，其中探测像素阵列和列处理电路之间通过列数据总线进行数据交互，外围处理电路通过控制总线控制探测像素阵列，并通过全局数据总线控制与列处理电路之间的交互；
[0009]所述探测像素阵列包括M行
×
N列个像素，每个像素包括用于接收信号生成脉冲的探测前端电路、对脉冲进行相关性检测的相关性检测电路、对脉冲信号进行时间到数字码值转换的TDC控制电路和用于与列处理电路进行交互的握手接口；
[0010]所述芯片共包括N个列处理电路，每个列处理电路与单列的所有像素进行交互，N个列处理电路共享一组全局数据总线；所述列处理电路包括用于对单列像素中的传输事件请求进行优先级仲裁的异步仲裁电路、用于对TDC控制电路(153)的输出数据进行区间校验的直方图电路和用于缓存传输事件数据的缓冲电路；
[0011]所述外围处理电路负责芯片的全局控制，以及全局的数据交互，包括用于生成时钟信号的时钟生成电路、用于在同步模式下进行信号选通的行选/列选控制电路、用于在异步模式下根据异步仲裁电路的优先级仲裁结果同步读取缓冲电路中数据的同步仲裁电路和用于生成所有全局静态控制信号的微控制单元。
[0012]所述探测前端电路包括多个单光子探测器与淬灭电路和一个时钟门控开关，单光子探测器探测到光子后发生雪崩击穿，脉冲信号进入淬灭电路，形成脉冲；在一次探测中，多个单光子探测器与淬灭电路分别在不同时刻产生对应的脉冲；所述时钟门控开关用于控制仅在特定的时间开启探测前端的脉冲生成。
[0013]所述相关性检测电路对探测前端电路输出的多个脉冲信号进行两次相关性检测，在检测到脉冲信号后的宽度为脉冲信号宽度的时间窗口内，若探测前端电路中检测到的脉冲触发个数超过预设的阈值，则认为第一次相关性检测成功，置高第一相关信号，并且立刻关闭探测前端电路的时钟门控开关，停止探测前端脉冲的生成；根据脉冲发射的时间相关性，在经过与发射端发射的两束脉冲之间的间距相同的时间间隔后，再次打开时钟门控开关，允许探测前端电路进行第二次探测，并进行第二次相关性检测，如果第二次相关性检测成功，置高第二相关信号。
[0014]所述TDC控制电路包括粗TDC和细TDC两个部分，当相关性检测电路的第一相关信号置高时，触发粗TDC，采样低位TDC码值并传输到列处理电路中进行直方图统计，列处理电路根据所述低位TDC码值返回区间判断信号；
[0015]如果区间判断信号和相关性检测电路的第二相关信号同时为高，则对第二次相关性检测时间窗口内检测到的多个脉冲分别进行不等延时，基于延时后的多个稀疏信号分别触发细TDC，记录每个信号的所有TDC码值。
[0016]所述握手接口处理传输事件的总线请求，并接收列处理电路反馈的区间判断信号。
[0017]所述异步仲裁电路对单列像素中的传输事件请求进行优先级仲裁，保证在任何时刻只有一个像素占用列数据总线，其余像素依次等待，按优先级排队传输。
[0018]每个列处理电路包括M个直方图电路，对应该列的M个像素，每个直方图电路对像素中的第一次相关性检测采样的低位TDC码值进行统计，校验该次传输事件是否为信号所在的粗区间，并根据结果反馈像素区间判断信号，决定当前像素是否继续对第二次探测的数据进行处理和传输。
[0019]所述缓冲电路缓存当前帧探测像素阵列中对应列的所有传输事件数据，包括像素地址、TDC码值、像素前端地址，其中，写端口使用异步的事件触发写入，读端口采用外部同步时钟读出；在异步模式下，缓冲电路的读端口连接到芯片的全局数据总线上；同步模式下，直接使用外围处理电路中行选/列选控制电路生成的信号选择像素数据，缓冲电路使能关闭。
[0020]所述时钟生成电路用于生成TDC控制电路中粗TDC计数所需的时钟和控制细TDC开
关的分频控制时钟，经过两次分频控制时钟的上升沿后，关闭细TDC。
[0021]所述微控制单元生成的全局静态控制信号包括同步/异步模式选择信号、直方图阈值选择信号、探测前端使能信号。
[0022]与现有技术相比，本专利技术具有以下有益效果：
[0023](1)本专利技术采用两次相关性检测的方式，充分利用了信号的时间相关性和探测前端之间的空间相关性的特点，过滤掉了大部分随机的环境噪声，提高了探测端的信噪比。
[0024](2)本专利技术通过两次相关性检测和列电路中直方图区间判断的设计，大幅压缩了信号产生的数量，有效降低了总线的带宽需求。
[0025](3)本专利技术的异步仲裁电路适用于第(2)点中所述的大幅压缩后信号的异步传输，在稀疏信号的场景下，相比于同步传输模式，异步传输的方式功耗更低、传输速度更快。
[0026](4)本专利技术在TDC控制电路中，对不同的前端脉冲进行不等延时，解决了本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种感知数据压缩的激光雷达探测芯片，其特征在于，包括：探测像素阵列(100)、列处理电路(200)和外围处理电路(300)，其中探测像素阵列(100)和列处理电路(200)之间通过列数据总线进行数据交互，外围处理电路(300)通过控制总线控制探测像素阵列(100)，并通过全局数据总线控制与列处理电路(200)之间的交互；所述探测像素阵列(100)包括M行
×
N列个像素，每个像素(150)包括用于接收信号生成脉冲的探测前端电路(151)、对脉冲进行相关性检测的相关性检测电路(152)、对脉冲信号进行时间到数字码值转换的TDC控制电路(153)和用于与列处理电路进行交互的握手接口(154)；所述芯片共包括N个列处理电路(200)，每个列处理电路(200)与单列的所有像素(150)进行交互，N个列处理电路(200)共享一组全局数据总线；所述列处理电路(200)包括用于对单列像素中的传输事件请求进行优先级仲裁的异步仲裁电路(201)、用于对TDC控制电路(153)的输出数据进行区间校验的直方图电路(202)和用于缓存传输事件数据的缓冲电路(203)；所述外围处理电路(300)负责芯片的全局控制，以及全局的数据交互，包括用于生成时钟信号的时钟生成电路(301)、用于在同步模式下进行信号选通的行选/列选控制电路(302)、用于在异步模式下根据异步仲裁电路(201)的优先级仲裁结果同步读取缓冲电路(203)中数据的同步仲裁电路(303)和用于生成所有全局静态控制信号的微控制单元(304)。2.根据权利要求1所述的一种感知数据压缩的激光雷达探测芯片，其特征在于，所述探测前端电路(151)包括多个单光子探测器与淬灭电路和一个时钟门控开关，单光子探测器探测到光子后发生雪崩击穿，脉冲信号进入淬灭电路，形成脉冲；在一次探测中，多个单光子探测器与淬灭电路分别在不同时刻产生对应的脉冲；所述时钟门控开关用于控制仅在特定的时间开启探测前端的脉冲生成。3.根据权利要求2所述的一种感知数据压缩的激光雷达探测芯片，其特征在于，所述相关性检测电路(152)对探测前端电路(151)输出的多个脉冲信号进行两次相关性检测，在检测到脉冲信号后的宽度为脉冲信号宽度的时间窗口内，若探测前端电路(151)中检测到的脉冲触发个数超过预设的阈值，则认为第一次相关性检测成功，置高第一相关信号，并且立刻关闭探测前端电路(151)的时钟门控开关，停止探测前端脉冲的生成；根据脉冲发射的时间相关性，在经过与发射端发射的两束脉冲之间的间距相同的时间间隔后，再次打开时钟门控开关，允许探测前端电路进行第二次探测，并进行...
【专利技术属性】
技术研发人员：黄张成，陈布，刘琦，
申请(专利权)人：复旦大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。