半导体设备制造技术

根据本公开的实施方式的半导体设备包括：第一存储器单元层，包括在第一方向上延伸的第一选择线、在第二方向上延伸的第二选择线，以及耦接至第一选择线和第二选择线的第一存储器单元；第二存储器单元层，被设置在所述第一存储器单元层之上，并且包括在第一方向上延伸的第三选择线、在第二方向上延伸的第四选择线，以及耦接至第三选择线和第四选择线的第二存储器单元；以及第一布线层，设置在第一存储器单元层和第二存储器单元层之间并且包括第一金属布线。一金属布线。一金属布线。

【技术实现步骤摘要】
【国外来华专利技术】半导体设备


[0001]本公开涉及一种能够存储信息的半导体设备。

技术介绍

[0002]近年来，例如，许多焦点已经放在使用电阻式随机访问存储器的非易失性存储器设备上，其允许比闪存更快的数据访问的性能。例如，专利文献1公开了包括一个存储层或两个存储层的存储器设备。
[0003]引用列表
[0004]专利文献
[0005]专利文献1：日本未经审查专利申请公开第2018
‑
200967号

技术实现思路

[0006]顺便提及，半导体设备通常期望易于制造，并且在易于制造方面期望进一步改进。
[0007]期望提供一种易于制造的半导体设备。
[0008]根据本公开的实施方式的半导体设备包括第一存储器单元层、第二存储器单元层和第一布线层。第一存储器单元层包括在第一方向上延伸的第一选择线、在第二方向上延伸的第二选择线，以及耦接至第一选择线和第二选择线的第一存储器单元。第二存储器单元层被设置在第一存储器单元层之上，并且包括在第一方向上延伸的第三选择线、在第二方向上延伸的第四选择线以及耦接至第三选择线和第四选择线的第二存储器单元。第一布线层设置在第一存储器单元层和第二存储器单元层之间，并且包括第一金属布线线路。
[0009]在根据本披露的实施方式的半导体设备中，提供了第一存储器单元层和第二存储器单元层。第一存储器单元层具有第一选择线、第二选择线以及第一存储器单元。第二存储器单元层具有第三选择线、第四选择线和第二存储器单元。包含第一金属布线线路的第一布线层设置在第一存储器单元层和第二存储器单元层之间。
附图说明
[0010]图1是示出根据本公开的实施方式的半导体设备的配置实例的框图。
[0011]图2是示出图1中所示的存储器部件的配置实例的说明图。
[0012]图3是示出根据第一实施方式的存储器部件的层配置的实例的说明图。
[0013]图4是示出根据第一实施方式的存储器部件的层配置的实例的另一说明图。
[0014]图5是示出图3中所示的存储器单元的配置实例的电路图。
[0015]图6是示出图5中所示的存储元件的特性示例的特性图。
[0016]图7是示出了图3中所示的耦接部的布局的实例的说明图。
[0017]图8是示出了图7中所示的耦接部的布局的示例的另一说明图。
[0018]图9是示出在图4中所示的耦接部的布局的实例的说明图。
[0019]图10是示出了图9中所示的耦接部的布局的示例的另一说明图。
[0020]图11是示出了根据比较例的存储器部件的层配置的实例的说明图。
[0021]图12是示出了根据第一实施方式的变形例的存储器部件的层配置的实例的说明图。
[0022]图13是示出根据第二实施方式的存储器部件的层配置的实例的说明图。
[0023]图14是示出根据第二实施方式的存储器部件的层配置的实例的另一说明图。
[0024]图15是示出在图13中所示的耦接部的布局的实例的说明图。
[0025]图16是示出了图14中所示的耦接部的布局的实例的说明图。
[0026]图17是示出了图16中所示的耦接部的布局的示例的另一说明图。
[0027]图18是示出根据第二实施方式的变形例的存储器部件的层配置的实例的说明图。
具体实施方式
[0028]在下文中，将参考附图给出本公开的实施方式的详细描述。应注意，按照以下顺序给出描述。
[0029]1.第一实施方式(包括四个存储层的实例)
[0030]2.第二实施方式(包括两个存储层的实例)
[0031]<1.第一实施方式>
[0032][配置实例][0033]图1示出了根据第一实施方式的半导体设备(半导体设备1)的配置实例。半导体设备1包括存储器部件10和外围电路部件80。
[0034]存储器部件10是所谓的交叉点存储器，并且是非易失性存储器。存储器部件10包括多个存储器单元阵列20、多个字线驱动部30和多个位线驱动部40。存储器单元阵列20包括以阵列布置的存储器单元。如稍后描述的，存储器单元阵列20包括多个字线WL、多个位线BL以及多个存储器单元MC。多个存储器单元MC中的每个存储器单元耦接至多个字线WL中的任一个字线和多个位线BL中的任一个位线。字线驱动部30被配置为驱动多个字线WL。位线驱动部40被配置为驱动多条位线BL。
[0035]外围电路部件80包括与存储器部件10的操作相关的各种电路。具体地，例如，外围电路部件80包括生成稍后描述的选择电压Vsel和非选择电压Vinh的电源电路、生成在执行读取操作时使用的参考电压Vref的参考电压生成电路等。应注意，这不是限制性的；外围电路部件80可以进一步包括例如限定存储器部件10的操作速度和操作定时的延迟电路和振荡电路。
[0036]要注意的是，在该实例中，半导体设备1设置有存储器部件10和外围电路部件80，但是这不是限制性的；可以进一步设置逻辑电路部件，并且可以以混合的方式(嵌入式)设置逻辑电路和非易失性存储器。
[0037]图2示出了存储器部件10的配置实例。在存储器部件10中，多个存储器单元阵列20在X方向和Y方向上并排布置。在X方向上，存储器单元阵列20和字线驱动部30被交替地布置。在该实例中，存储器单元阵列20的一部分被布置为与字线驱动部30的一部分重叠。在Y方向上，存储器单元阵列20和位线驱动部40被交替地布置。在该实例中，存储器单元阵列20和位线驱动部40被布置为彼此不重叠。存储器单元阵列20设置有在X方向上延伸的多个字线WL和在Y方向上延伸的多个位线BL。
[0038]图3和图4各自示出了存储器部件10中的层构造的实例。存储器部件10包括六个布线层LM(布线层LM1至LM6)和两个存储器单元层LMC(存储器单元层LMC1和LMC2)。在六个布线层LM中，形成相应的金属布线线路M1至M6。两个存储器单元层LMC配置存储器单元阵列20。这些层形成于半导体衬底90上，其中，字线驱动部30和位线驱动部40按照布线层LM1、布线层LM2、布线层LM3、布线层LM4、存储器单元层LMC1、布线层LM5、存储器单元层LMC2和布线层LM6的顺序形成，相应的绝缘层插入其间。
[0039]在存储器单元层LMC1中，形成多个字线WL(字线WL1)、多个存储器单元MC(存储器单元MC1)、多个位线BL(位线BL1)、多个存储器单元MC(存储器单元MC2)和多个字线WL(字线WL2)。字线WL1和字线WL2以及位线BL1各自使用例如钨(W)配置。如图2所示，在XY平面中，字线WL1和字线WL2被设置为在X方向上延伸并且在Y方向上对准，并且位线BL1被设置为在Y方向上延伸并且在X方向上对准。多个位线BL1形成于其中形成多个字线WL1的选择线层上的选择线层中，并且多个字线WL2形成于其中形成多个位线BL1的选择线层上的选择线层中。该配置允许多个字线W本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体设备，包括：第一存储器单元层，包括在第一方向上延伸的第一选择线、在第二方向上延伸的第二选择线，以及耦接至所述第一选择线和所述第二选择线的第一存储器单元；第二存储器单元层，被设置在所述第一存储器单元层之上，并且包括在所述第一方向上延伸的第三选择线、在所述第二方向上延伸的第四选择线，以及耦接至所述第三选择线和所述第四选择线的第二存储器单元；以及第一布线层，设置在所述第一存储器单元层和所述第二存储器单元层之间并且包括第一金属布线线路。2.根据权利要求1所述的半导体设备，进一步包括：第一通孔，所述第一通孔设置在所述第一布线层下方并且与所述第一金属布线线路一体地配置，所述第一通孔将所述第一存储器单元层的所述第一金属布线线路和所述第一选择线彼此耦接。3.根据权利要求1所述的半导体设备，进一步包括：第一通孔，设置在所述第一布线层下方并且由与所述第一金属布线线路相同的材料配置，所述第一通孔将所述第一金属布线线路与所述第一存储器单元层的所述第一选择线彼此耦接。4.根据权利要求2所述的半导体设备，进一步包括：第二布线层，包括设置在所述第一存储器单元层下方的第二金属布线线路；第二通孔，所述第二通孔设置在所述第一布线层与所述第二布线层之间并且与所述第一金属布线线路一体地配置，所述第二通孔将所述第一金属布线线路与所述第二金属布线线路彼此耦接；以及驱动电路，所述驱动电路设置在所述第二布线层的下方并且与所述第二金属布线线路耦接，所述驱动电路驱动所述第一存储器单元层的所述第一选择线。5.根据权利要求2所述的半导体设备，进一步包括：第三布线层，包括设置在所述第二存储器单元层之上的第三金属布线线路；以及第三通孔，所述第三通孔设置在所述第三布线层与所述第一布线层之间并且与所述第三金属布线线路一体地配置，所述第三通孔将所述第二存储器单元层的所述第三金属布线线路和所述第三选择线彼此耦接。6.根据权利要求5所述的半导体设备，进一步包括：第四通孔，所述第四通孔设置在所述第三布线层与所述第一布线层之间并且与所述第三金属布线线路一体地配置，所述第四通孔将所...

【专利技术属性】
技术研发人员：寺田晴彦，曾国权，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：