基于ADRV9009芯片的宽带跳频系统及方法技术方案

本发明专利技术涉及基于ADRV9009芯片的宽带跳频系统及方法，其中系统包括至少两个不同本振频率的ADRV9009芯片、时钟设备，以及与时钟设备和各ADRV9009芯片双向通信的数字信号处理芯片，时钟设备通过输出的同步信号和时钟信号与各ADRV9009芯片关联；各ADRV9009芯片之间通过同步信号实现基带数据同步；各ADRV9009芯片通过各自覆盖频段对应的射频信号分别与合路器和功分器连接。本发明专利技术实现了更宽的跳频带宽，以及更快的跳频速率，还实现了更高的性能和灵活性的系统操作，并且无需额外的射频电路，减少了射频部分的硬件复杂度和成本，降低了射频部分的干扰和失真，提高了系统的稳定性和可靠性。性。性。

【技术实现步骤摘要】
基于ADRV9009芯片的宽带跳频系统及方法


[0001]本专利技术涉及宽带调频的系统及方法，具体是基于ADRV9009芯片的宽带跳频系统及方法。

技术介绍

[0002]ADRV9009芯片是一款高性能的射频宽带无线电捷变收发器芯片，提供了双通道的发射器和接收器、集成式频率合成器以及数字信号处理功能。该芯片具备多样化的高性能和低功耗组合，以满足3G、4G和5G宏蜂窝时分双工(TDD)基站应用要求。接收路径覆盖70MHz至6GHz的频率范围，发射路径覆盖75MHz至6GHz的频率范围。ADRV9009芯片可以通过软件配置的方式实现不同的工作模式，从而减少产品开发周期和成本。
[0003]跳频是一种扩频技术，是用一定码序列进行选择的多频率频移键控。通过扩频码序列去进行频移键控调制，使载波频率不断地跳变，因此称为跳频。跳频可以提高通信的抗干扰能力、抗截获能力和抗多径衰落能力，可以提高频谱利用率和通信容量，可以降低发射功率和电磁辐射。
[0004]跳频的应用场景很多，如军事通信、无线局域网、蓝牙通信、卫星通信、移动通信等。不同的应用场景有不同的要求和限制，如跳频带宽、跳频速率、跳频模式、同步方式、功耗等。因此，需要根据具体的应用场景来选择合适的跳频方案和参数。
[0005]在ADRV9009芯片上实现宽带跳频的一种可能方法是使用ADRV9009芯片的数字预失真（DPD）功能。DPD功能可以对发射信号进行非线性校正，以提高发射器的线性度和效率。DPD功能可以通过软件配置，支持多种跳频模式，包括固定跳频、随机跳频和自适应跳频。DPD功能可以实现200MHz的跳频带宽，以及大约16.667MHz的跳频速率。DPD功能还可以与ADRV9009芯片的其他功能，如数字前端（DFE）、自动增益控制（AGC）、数字下变频器（NCO）等协同工作，以实现更高的性能和灵活性。
[0006]ADRV9009芯片的DPD功能的缺点是需要额外的硬件资源和软件配置，因此可能会增加系统整体的复杂度和功耗，还可能会受到环境温度、电源电压、频率偏移等因素的影响，需要定期进行校准和更新。

技术实现思路

[0007]本专利技术提供了一种基于ADRV9009芯片的宽带跳频系统及方法，针对ADRV9009芯片实现跳频技术时存在消耗额外硬件资源多、软件配置繁琐、易受环境因素影响等性能瓶颈的问题，以实现更宽的接收带宽，减少射频部分的硬件复杂度和成本，提高跳频的速率和灵活性，降低射频部分的干扰和失真，提高系统的稳定性和可靠性。
[0008]本专利技术基于ADRV9009芯片的宽带跳频系统，包括至少两个不同本振频率的ADRV9009芯片、用于同步整个系统的频率和相位的时钟设备，以及与所述时钟设备和各ADRV9009芯片分别双向通信的数字信号处理芯片（如：FPGA、DSP等），所述时钟设备通过输出的同步信号和时钟信号与各ADRV9009芯片关联；各ADRV9009芯片之间通过所述同步信号
实现基带数据同步；各ADRV9009芯片通过各自覆盖频段对应的射频信号分别与合路器和功分器连接。
[0009]为了可以实现宽泛频段宽带宽的跳频，由于单个ADRV9009芯片的接收带宽无法覆盖整个跳频范围，因此采用了至少两个不同本振频率的ADRV9009芯片，使得所有ADRV9009芯片的接收带宽可以重叠并覆盖整个跳频范围，最终实现了更宽的跳频带宽，以及更快的跳频速率。当各ADRV9009芯片完成同步后，多个ADRV9009芯片之间可以协同工作，实现了更高的性能和灵活性的系统操作，并且无需额外的射频电路，减少了射频部分的硬件复杂度和成本，降低了射频部分的干扰和失真，提高了系统的稳定性和可靠性。
[0010]优选的，所述时钟设备为基于HMC7044芯片构建的时钟树。HMC7044是一种低相位噪声、低抖动的双环路时钟发生器，能够生成14个超低相位噪声的输出频率。构建时钟树的目的是为了实现频率和相位同步。频率同步是指确保HMC7044芯片的各个组成模块使用相同的基准时钟频率，以避免数据采样和传输时的时钟差异导致的问题。相位同步是指确保HMC7044芯片各个组成模块的时钟信号在时间上保持一致，以确保数据的正确采样和传输。
[0011]进一步的，所述时钟树的根节点为与HMC7044芯片连接的晶振。通过晶振能够为HMC7044芯片提供稳定的参考时钟信号。
[0012]在此基础上，时钟树的一级子节点为HMC7044芯片中根据所述晶振输入的参考时钟信号进行鉴相和频率锁定的内部压控振荡器（VCO），所述内部压控振荡器的输出信号连接HMC7044芯片中的分频器和倍频器，作为时钟树的二级子节点，分频器和/或倍频器将产生的所述时钟信号和同步信号传递给HMC7044芯片中的分配器，作为时钟树的三级子节点，由所述分配器将所述同步信号和时钟信号发送各ADRV9009芯片，使各ADRV9009芯片能够正常工作以及各ADRV9009芯片之间数据同步。
[0013]分频器用于将经过内部压控振荡器的参考时钟信号分频为较低频率的时钟信号，以满足HMC7044芯片中各个组成模块对不同时钟频率的需求。HMC7044芯片内部有多个分频器，可以实现不同的分频比例，并且可以通过芯片的配置接口来进行灵活配置。倍频器的作用与分频器相反，倍频器将经过内部压控振荡器的参考时钟信号提高到较高的频率，以满足某些HMC7044芯片的组成模块对高速时钟信号的需求。HMC7044芯片内部也有多个倍频器，在芯片配置时可以灵活设置倍频比例。通过分频器和倍频器对主时钟源的参考时钟信号进行对应的分频和倍频，使其符合系统的需要。分频器和/或倍频器将产生的时钟信号和同步信号传递给HMC7044芯片中的分配器。
[0014]分配器用于将分频器和/或倍频器产生的时钟信号和同步信号分配给不同的HMC7044芯片组成模块，以实现对系统时钟的控制和同步。HMC7044芯片内部有多个分配器，可以实现不同的时钟域之间的同步和分配，并且在HMC7044芯片的配置过程中也可以进行灵活的设置和控制。
[0015]本专利技术还提供了一种用于上述系统的基于ADRV9009芯片的宽带跳频方法，包括步骤：A. 具有至少两个不同本振频率的ADRV9009芯片和用于同步整个系统的频率和相位的时钟设备，以及与所述时钟设备和各ADRV9009芯片分别双向通信的数字信号处理芯片，所述时钟设备将同步信号（SYSREF信号）和时钟信号（CLK信号）输出到各ADRV9009芯片，所述数字信号处理芯片用于与各ADRV9009芯片双向通信，以及配置各ADRV9009芯片和时钟
设备；B. 各ADRV9009芯片之间根据接收的同步信号和时钟信号，通过数字同步机制实现基带数据的同步；C. 在输出射频信号时，各ADRV9009芯片将所述数字信号处理芯片发送的数字信号，通过数模转换为对应的射频信号，各ADRV9009芯片将各自的射频信号通过合路器合路后输出；在接收射频信号时，通过功分器接收外界发送的射频信号，功分器将接收的射频信号通过各ADRV900本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于ADRV9009芯片的宽带跳频系统，其特征为：包括至少两个不同本振频率的ADRV9009芯片、用于同步整个系统的频率和相位的时钟设备，以及与所述时钟设备和各ADRV9009芯片分别双向通信的数字信号处理芯片，所述时钟设备通过输出的同步信号和时钟信号与各ADRV9009芯片关联；各ADRV9009芯片之间通过所述同步信号实现基带数据同步；各ADRV9009芯片通过各自覆盖频段对应的射频信号分别与合路器和功分器连接。2.如权利要求1所述基于ADRV9009芯片的宽带跳频系统，其特征为：所述时钟设备为基于HMC7044芯片构建的时钟树。3.如权利要求2所述基于ADRV9009芯片的宽带跳频系统，其特征为：所述时钟树的根节点为与HMC7044芯片连接的晶振。4.如权利要求3所述基于ADRV9009芯片的宽带跳频系统，其特征为：时钟树的一级子节点为HMC7044芯片中根据所述晶振输入的参考时钟信号进行鉴相和频率锁定的内部压控振荡器，所述内部压控振荡器的输出信号连接HMC7044芯片中的分频器和倍频器，作为时钟树的二级子节点，分频器和/或倍频器将产生的所述时钟信号和同步信号传递给HMC7044芯片中的分配器，作为时钟树的三级子节点，由所述分配器将所述同步信号和时钟信号发送各ADRV9009芯片。5.用于权利要求1至4任意一项所述基于ADRV9009芯片的宽带跳频系统的基于ADRV9009芯片的宽带跳频方法，其特征为：包括步骤：A. 具有至少两个不同本振频率的ADRV9009芯片和用于同步整个系统的频率和相位的时钟设备，以及与所述时钟设备和各ADRV9009芯片分别双向通信的数字信号处理芯片，所述时钟设备将同步信号和时钟信号输出到各ADRV9009芯片，所述数字信号处理芯片用于与各ADRV9009芯片双向通信，以及配置各ADRV9009芯片和时钟设备；B. 各ADRV9009芯片之间根据接收的同步信号和时钟信号，通过数字同步机制实现基带数据的同步；C. 在输出射频信号时，各ADRV9009芯片将所述数字信号处理芯片发送的数字信号，通过数模转换为对应的射频信号，各ADRV9009芯片将各自的射频信号通过合路器合路后输出；在接收射频信号时，通过功分器接收外界发送的射频信号，功分器将接收的射频信号通过各ADRV9009芯片进行模数转换为数字信号，将所述数字信号发送到所述数字信号处理芯片中进行处理。6.如权利要求5所述基于ADRV9009芯片的宽带跳频方法，其特征为：步骤A中所述时钟设备为基于HMC7044芯片构建的时钟树。7.如权利要求6所述基于ADRV9009芯片的宽带跳频方法，其特征为：构建所述时钟树的步骤包括：A1.确定根节...

【专利技术属性】
技术研发人员：邵力强，李映龙，
申请(专利权)人：成都谐盈科技有限公司，
类型：发明
国别省市：