【技术实现步骤摘要】
基于双栅TFET的T型源区负电容异质结隧穿场效应晶体管及其制备方法
[0001]本专利技术属于微电子器件
,涉及一种双栅型隧穿场效应晶体管及其制备方法,具体涉及基于双栅TFET的T型源区负电容异质结隧穿场效应晶体管及其制备方法,可用于高性能、低功耗集成电路领域的半导体器件制作。
技术介绍
[0002]半个多世纪以来,随着金属氧化物半导体场效应晶体管(MOSFET)特征尺寸的不断缩小,其总功耗和关态泄露电流也不可避免地随之增加。同时,由于MOSFET的载流子输运机制,它的亚阈值摆幅(SS)在室温下被限制在60mV/dec以上。显然,这些缺陷使得MOSFET不再适应未来对于超低功耗集成电路的需求。
[0003]在1934年,Zener等人首次提出了隧穿理论,1958年,Esaki等人发现PN结二极管在正向偏压条件下出现负阻特性(参见ZENER C.A theory of the electrical breakdown of solid dielectrics.Series A,Containing Papers ...
【技术保护点】
【技术特征摘要】
1.一种基于双栅TFET的T型源区负电容异质结隧穿场效应晶体管,其特征在于:包括T型结构的源区(1)以及从上至下依次连接的沟道区(2)、漏区(3)、硅基外延层(10)和衬底(9);所述沟道区(2)上端中部横向设置有埋置槽,从而将沟道区(2)分为沟道区厚端和两个沟道区薄端,漏区(3)的厚度与沟道区厚端的厚度相等;所述源区(1)的小径段结构与埋置槽结构相适配,源区(1)的大径段厚度与沟道区厚端的厚度相等;所述源区(1)的小径段设置在埋置槽内;所述源区(1)和沟道区(2)的左右两侧均覆盖设置有高k栅氧化层(4),左侧高k栅氧化层(4)的左端和右侧高k栅氧化层(4)的右端均设置有铁电层(5);所述源区(1)上端设置有源极(7),漏区(3)下方设置有漏极(8),左侧铁电层(5)的左端和右侧铁电层(5)的右端均设置有栅极(6);所述源区(1)为P型掺杂或N型掺杂,沟道区(2)的掺杂类型与源区(1)相同,漏区(3)的掺杂类型与源区(1)相反;所述源区(1)采用Si1‑
x
Ge
x
制备,沟道区(2)和漏区(3)采用硅制备,从而在源区(1)和沟道区(2)之间形成Si1‑
x
Ge
x
/Si隧穿异质结,其中,x表示SiGe中的锗的含量,0<x<1。2.根据权利要求1所述的基于双栅TFET的T型源区负电容异质结隧穿场效应晶体管,其特征在于:所述高k栅氧化层(4)采用高k介质材料制备,所述高k介质材料为HfO2。3.根据权利要求2所述的基于双栅TFET的T型源区负电容异质结隧穿场效应晶体管,其特征在于:所述铁电层(5)采用铁电材料制备,所述铁电材料为HfSiO。4.根据权利要求3所述的基于双栅TFET的T型源区负电容异质结隧穿场效应晶体管,其特征在于:所述铁电材料的参数α为
‑
9.32
×
10
10
cm/F;β为3.86
×
10
18
cm5/FC2;γ为6.48
×
10
28
cm9/FC4。5.根据权利要求1
‑
4任一所述的基于双栅TFET的T型源区负电容异质结隧穿场效应晶体管,其特征在于:所述源区(1)大径段的长度为10nm,小径段的长度为40nm,厚度为10nm;单个所述沟道区薄端的长度为40nm,厚度为10nm,沟道区厚端长度为30nm,厚度为30nm;所述漏区(3)的长度为10nm;所述高k栅氧化层(4)的厚度为2nm;所述铁电层(5)的厚度为4nm。6.根据权利要求5所述的基于双栅TFET的T型源区负电容异质结隧穿场效应晶体管,其特征在于:所述源区(1)的掺杂浓度为1
×
10
19
cm
‑3~1
×
1...
【专利技术属性】
技术研发人员:陈庆,刘含笑,齐增卫,杨露露,王丹丹,苗瑞霞,贺炜,李建伟,
申请(专利权)人:西安邮电大学,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。