半导体记忆体装置制造方法及图纸

本实用新型专利技术的一些实施例是关于一种半导体记忆体装置，特别是具有垂直堆叠的源极、漏极及栅极连接的嵌入式记忆体装置。半导体记忆体装置包括基板及在第一方向上延伸的通道材料支柱。位元线设置在通道材料支柱上方且耦接到通道材料支柱，并且在垂直于第一方向的第二方向上延伸。字线在通道材料支柱的相对侧上并且在第三方向上延伸。第三方向垂直于第二方向。介电层分离字线与通道材料支柱。源极线在基板上方且直接在字线之下在第三方向上延伸。可变电阻记忆体层在源极线与介电层的外侧壁之间，横向围绕通道材料支柱的侧壁。横向围绕通道材料支柱的侧壁。横向围绕通道材料支柱的侧壁。

【技术实现步骤摘要】
半导体记忆体装置


[0001]本技术是关于半导体记忆体装置，且特别是关于嵌入式半导体记忆体装置。

技术介绍

[0002]许多现代电子装置含有嵌入式记忆体。嵌入式记忆体在各种嵌入式系统中使用以便加速回应时间并且缩小装置的轮廓。与目前的独立式记忆体(诸如固态驱动器)相比，嵌入式记忆体通常功率密集程度较低并且具有小得多的轮廓。嵌入式记忆体通常利用晶体管作为选择器。如此做法以便限制漏电流并且抑工艺式干扰误差。

技术实现思路

[0003]根据本技术的一些实施例，一种半导体记忆体装置包括基板、在实质上垂直于基板的上表面的第一方向上延伸的通道材料第一支柱、设置在通道材料第一支柱上方并且耦接到通道材料第一支柱的位元线，其中位元线在第二方向上延伸，第二方向平行于基板的上表面并且垂直于第一方向。半导体记忆体装置还包括横向围绕通道材料第一支柱的多个侧壁的介电层、以第一高度设置在通道材料第一支柱的相对侧上并且在基板上方在第三方向上延伸的第一字线及第二字线，其中介电层分离第一字线及第二字线与通道材料第一支柱，第三方向垂直于第二方向。半导体记忆体装置还包括在基板上方在第三方向上延伸并且分别设置在第一字线及第二字线正下方的第一源极线及第二源极线、设置在第一源极线及第二源极线之间的第一可变电阻记忆体层及第二可变电阻记忆体层，其中介电层的外侧壁横向围绕通道材料第一支柱的侧壁。
[0004]根据本技术的一些实施例，一种半导体记忆体装置包括基板、第一列通道材料支柱，其中第一列通道材料支柱的各个通道材料支柱在第一方向上从基板向外延伸，各通道材料支柱具有等于第一列通道材料支柱的其他通道材料支柱在垂直于第一方向的第二方向上量测的宽度，并且第一列通道材料支柱的各通道材料支柱在垂直于第一方向及第二方向的第三方向上通过多个绝缘结构与第一列通道材料支柱的其他通道材料支柱隔开。半导体记忆体装置还包括在第三方向上延伸的第一记忆体层及第二记忆体层，第一记忆体层及第二记忆体层在第一列通道材料支柱的相对侧上并且在第二方向上彼此隔开。半导体记忆体装置还包括在第一方向及第二方向上由第一记忆体层及第二记忆体层围绕并且直接在第一记忆体层及第二记忆体层的顶表面及底表面之间的第一源极线及第二源极线，以及在第一记忆体层及第二记忆体层正上方在第三方向上延伸并且通过氧化物层与第一记忆体层及第二记忆体层分离的第一字线及第二字线。半导体记忆体装置还包括第二列通道材料支柱，其中第二列通道材料支柱的各个通道材料支柱在第一方向上从基板向外延伸，在第二方向上与第一列通道材料支柱分离，并且通过绝缘区段与第一列通道材料支柱隔开。
[0005]根据本技术的一些实施例，一种半导体记忆体装置包括基板、第一列通道材料支柱，其中第一列通道材料支柱的各个通道材料支柱在第一方向上从基板向外延伸，各
通道材料支柱具有等于第一列通道材料支柱的其他通道材料支柱在垂直于第一方向的第二方向上量测的宽度，并且第一列通道材料支柱的各通道材料支柱在垂直于第一方向及第二方向的第三方向上通过多个绝缘结构与第一列通道材料支柱的其他通道材料支柱隔开。半导体记忆体装置还包括在第三方向上延伸的第一记忆体层及第二记忆体层，第一记忆体层及第二记忆体层在第一列通道材料支柱的相对侧上并且在第二方向上彼此隔开。半导体记忆体装置还包括在第一方向及第二方向上由第一记忆体层及第二记忆体层围绕并且直接在第一记忆体层及第二记忆体层的顶表面及底表面之间的第一源极线及第二源极线，以及在第一记忆体层及第二记忆体层正上方在第三方向上延伸并且通过氧化物层与第一记忆体层及第二记忆体层分离的第一字线及第二字线。半导体记忆体装置还包括第二列通道材料支柱，其中第二列通道材料支柱的各个通道材料支柱在第一方向上从基板向外延伸，在第二方向上与第一列通道材料支柱分离，并且通过绝缘区段与第一列通道材料支柱隔开。半导体记忆体装置还包括第三列通道材料支柱及第四列通道材料支柱，其中第三列通道材料支柱的通道材料支柱及第一列通道材料支柱的通道材料支柱以仅在第二方向上延伸的第一水平线为中心，第四列通道材料支柱的通道材料支柱及第二列通道材料支柱的通道材料支柱以仅在第二方向上延伸并且与第一水平线隔开的第二水平线为中心。半导体记忆体装置还包括第一位元线及第二位元线，第一位元线沿着第一水平线延伸以将第一列通道材料支柱的通道材料支柱连接到第三列通道材料支柱的通道材料支柱，第二位元线沿着第二水平线延伸以将第二列通道材料支柱的通道材料支柱连接到第四列通道材料支柱的通道材料支柱。
附图说明
[0006]当结合附图阅读时，从以下详细描述中可以最好地理解本技术的各方面。应注意，根据工业中的标准方法，各种特征未按比例绘制。实际上，为了清楚地讨论，可任意增加或减少各种特征的尺寸。
[0007]图1绘示根据本技术的嵌入式记忆体装置的方块图；
[0008]图2绘示包括电阻单元的嵌入式记忆体装置的一些实施例的三维视图；
[0009]图3A至图3D绘示图2的嵌入式记忆体装置的一对记忆体单元的一些实施例的一系列横截面图；
[0010]图4A至图4B绘示图2的嵌入式记忆体装置的一系列俯视图；
[0011]图5至图19B绘示作为一系列增量制造步骤的一系列横截面图；
[0012]图20绘示说明本技术概念的一些实施例的方法流程图。
[0013]【符号说明】
[0014]100:记忆体装置
[0015]101:阵列
[0016]102
1,1
:记忆体单元
[0017]102
1,2
:记忆体单元
[0018]102
1,N
:记忆体单元
[0019]102
2,1
:记忆体单元
[0020]102
2,2
:记忆体单元
[0021]102
2,N
:记忆体单元
[0022]102
3,1
:记忆体单元
[0023]102
3,2
:记忆体单元
[0024]102
3,N
:记忆体单元
[0025]102
4,1
:记忆体单元
[0026]102
4,2
:记忆体单元
[0027]102
4,N
:记忆体单元
[0028]102
M
‑
1,1
:记忆体单元
[0029]102
M
‑
1,2
:记忆体单元
[0030]102
M
‑
1,N
:记忆体单元
[0031]102
M,1
:记忆体单元
[0032]102
M,2
:记忆体单元
[0033]102
M,N
:记忆体单元
[0034]104:可变电阻记忆体层
[0035]104a:第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体记忆体装置，其特征在于，包括：一基板；一通道材料第一支柱，在实质上垂直于该基板的一上表面的一第一方向上延伸；一位元线，设置在该通道材料第一支柱上方并且耦接到该通道材料第一支柱，该位元线在一第二方向上延伸，该第二方向平行于该基板的该上表面并且垂直于该第一方向；一介电层，横向围绕该通道材料第一支柱的多个侧壁；一第一字线及一第二字线，以一第一高度设置在该通道材料第一支柱的相对侧上并且在该基板上方在一第三方向上延伸，其中该介电层分离该第一字线及该第二字线与该通道材料第一支柱，该第三方向垂直于该第二方向；一第一源极线及一第二源极线，在该基板上方在该第三方向上延伸并且分别设置在该第一字线及该第二字线正下方；以及一第一可变电阻记忆体层及一第二可变电阻记忆体层，设置在该第一源极线及该第二源极线之间，并且该介电层的一外侧壁横向围绕该通道材料第一支柱的所述多个侧壁。2.如权利要求1所述的半导体记忆体装置，其特征在于，其中该第一可变电阻记忆体层及该第二可变电阻记忆体层各自具有一基底侧及两个插脚，其中该基底侧沿着该通道材料第一支柱的所述多个侧壁延伸，并且该两个插脚沿着该第一源极线或该第二源极线之中一者的一顶表面及一底表面从该基底侧向外延伸。3.如权利要求1或2任一项所述的半导体记忆体装置，其特征在于，进一步包括：一通道材料第二支柱，在该第一方向上延伸；一第三源极线及一第四源极线，在该第三方向上延伸，其中该通道材料第二支柱在该第三源极线及该第四源极线之间；一第三可变电阻记忆体层及一第四可变电阻记忆体层，设置在该第三源极线及该第四源极线与该通道材料第二支柱之间；以及一绝缘区段，在该通道材料第一支柱与该通道材料第二支柱之间在该第三方向上延伸，该绝缘区段分离该第一源极线及该第二源极线与该第三源极线及该第四源极线。4.如权利要求1或2任一项所述的半导体记忆体装置，其特征在于，进一步包括在该通道材料第一支柱内的一绝缘芯，其中该通道材料第一支柱覆盖该绝缘芯的一顶表面、一底表面及侧壁。5.如权利要求1或2任一项所述的半导体记忆体装置，其特征在于，进一步包括在该通道材料第一支柱内的一绝缘芯，其中该介电层在该通道材料第一支柱与该基板之间延伸，并且该绝缘芯在该第一方向上在该通道材料第一支柱之下延伸。6.一种半导体记忆体装置，其特征在于，包括：一基板；一第一列通道材料支柱，其中该第一列通道材料支柱的各个通道材料支柱在一第一方向上从该基板向外延伸，各该通道材料支柱具有等于该第一列通道材料支柱的其他通道材料支柱在垂直于该第一方向的一第二方向上量测的一宽度，并且该第一列通道材料支柱的各该通道材料支柱在垂直于该第一方向及该第二方向的一第三方向上通过多个绝缘结构与该第一列通道材料支柱的其他通道材料支柱隔开；一第一记忆体层及一第二记忆体层，在该第三方向上延伸，在该第一列通道材料支柱
的相对侧上并且在该第二方向上彼此隔开；一第一源极线及一第二源极线，在该第一方向及该第二方向上由该第一记忆体层及该第二记忆体层围绕并且直接在该第一记忆体层及该第二记忆体层的顶表面及底表面之间；一第一字线及一第二字线，在该第一记忆体层及该第二记忆...

【专利技术属性】
技术研发人员：张国彬，丁裕伟，黄国钦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：新型
国别省市：