栅极驱动电路及显示面板制造技术

本发明专利技术提供一种栅极驱动电路及显示面板，该栅极驱动电路使起始信号在本帧的显示时段的结束处或场消隐时段的开始处产生第二脉冲，从而使最后一级栅极驱动单元通过该级的下拉模块下拉该级的上拉节点的电位，由此使得最后一级栅极驱动单元的上拉节点在每一帧的场消隐时段内能保持低电位，这样能提前下拉最后一级栅极驱动单元的上拉节点的电位，不需要在下一帧的起始信号产生第二脉冲时才下拉最后一级栅极驱动单元的上拉节点的电位，从而使得最后一级栅极驱动单元的上拉节点无需长期保持高电位，能稳定最后一级栅极驱动单元的级传功能，从而提高了整个栅极驱动电路的稳定性。从而提高了整个栅极驱动电路的稳定性。从而提高了整个栅极驱动电路的稳定性。

【技术实现步骤摘要】
栅极驱动电路及显示面板


[0001]本专利技术涉及显示
，尤其涉及一种栅极驱动电路及显示面板。

技术介绍

[0002]栅极驱动电路中级联的每个栅极驱动单元主要包括上拉控制模块、上拉单元、下拉模块和下拉维持单元，其中，第一级栅极驱动单元的上拉控制模块接入起始（STV）信号作为本帧的开始，最后一级栅极驱动单元的下拉模块接入下一帧的STV信号，作为本帧的结束。由此可知，最后一级栅极驱动单元的上拉节点在两帧之间的场消隐（Vblank）区间会长期处于高电位，导致最后一级栅极驱动单元的上拉单元和下拉维持单元中的薄膜晶体管长期受到应力作用，容易产生电性漂移，而最后一级栅极驱动单元的上拉单元产生的级传信号是倒数第二级栅极驱动单元的下拉模块连接的下拉信号，因此这会导致倒数第二级栅极驱动单元的下拉模块的下拉效果变差，同时，最后一级栅极驱动单元的下拉维持单元的下拉维持效果也会变差，进一步影响最后一级栅极驱动单元的上拉单元产生的级传信号，导致倒数第二级栅极驱动单元的下拉模块的下拉效果更差。需要注意的是，最后一级栅极驱动单元也被称为虚拟栅极驱动或dummy 栅极驱动，其无需输出扫描信号，或者其输出的扫描信号不作用于任何像素行，即，最后一级栅极驱动单元仅用于下拉倒数第二级栅极驱动单元。
[0003]如图1和图2采用20T1C结构的栅极驱动电路，以及其对应的图3中的时序示意图所示，该栅极驱动电路适用于2160*3180分辨率的显示面板，每个栅极驱动单元用于驱动一行像素，共有2166个栅极驱动单元，采用每6个栅极驱动单元为一级，每一帧的开始为一个STV信号，每一帧的结束为下一帧的STV信号。结合图1和图2可以看出，最后一级栅极驱动单元即第2161~2166个栅极驱动单元的上拉节点Q在两帧之间的Vblank区间保持高电位，而在下一帧开始时才被下拉为低电位，当栅极驱动电路长期工作时，第2161~2166个栅极驱动单元的上拉单元的晶体管T21和T22，以及下拉维持单元的晶体管T52和T54，或者T62和T64长期受到应力作用，容易产生电性漂移，影响上拉单元产生的级传信号S(N)T（2161~2166），影响倒数第二级栅极驱动单元即第2155~2160个栅极驱动单元的下拉稳定性，同时，下拉维持单元的晶体管T52和T54,或者T62和T64的稳定性也受到影响，使得第2161~2166个栅极驱动单元的上拉节点Q的稳定性也受到影响，从而进一步影响了第2155~2160个栅极驱动单元的下拉稳定性，从而影响整个栅极驱动电路的级传稳定性，严重时可能会导致栅极驱动电路失效。
[0004]因此，有必要提出一种栅极驱动电路，使最后一级栅极驱动单元（也称为虚拟栅极驱动，或dummy 栅极驱动）的上拉节点无需长期保持高电位，以免影响最后一级栅极驱动单元对倒数第二级栅极驱动单元的下拉效果，以致于影响整个栅极驱动电路的稳定性。

技术实现思路

[0005]为了解决上述问题，本专利技术实施例提供一种栅极驱动电路，包括依次级联的N级栅
极驱动单元，N为正整数，第N级所述栅极驱动单元包括：第N上拉节点，第N级所述栅极驱动单元接入控制信号和恒压低电位；其中，每一帧依次包括显示时段和场消隐时段，所述控制信号包括：第一脉冲，位于本帧的所述显示时段的开始处或者上一帧的所述场消隐时段的结束处；第二脉冲，位于本帧的所述显示时段的结束处，以下拉所述第N上拉节点的电位。
[0006]在一些实施例中，所述控制信号包括起始信号，所述起始信号包括所述第一脉冲和所述第二脉冲，第N级所述栅极驱动单元包括：第N下拉模块，所述第N下拉模块接入所述起始信号和所述恒压低电位，并连接所述第N上拉节点，用于在所述起始信号中的所述第二脉冲的控制下，通过所述恒压低电位下拉所述第N上拉节点的电位。
[0007]在一些实施例中，所述起始信号中的所述第一脉冲位于本帧的所述显示时段的开始处，所述栅极驱动单元包括：第一上拉控制模块和第一上拉节点，所述第一上拉控制模块也接入所述起始信号，并连接所述第一上拉节点，用于在所述起始信号中的所述第一脉冲的控制下，上拉所述第一上拉节点的电位。
[0008]在一些实施例中，所述控制信号包括复位信号，所述复位信号包括所述第一脉冲和所述第二脉冲，第N级所述栅极驱动单元包括：第N复位模块，所述第N复位模块接入所述复位信号和所述恒压低电位，并连接所述第N上拉节点，用于在所述复位信号中的所述第二脉冲的控制下，通过所述恒压低电位下拉所述第N上拉节点的电位。
[0009]在一些实施例中，所述复位信号中的所述第一脉冲位于上一帧的所述场消隐时段的结束处，每级所述栅极驱动单元包括：复位模块和上拉节点，所述复位模块接入所述复位信号和所述恒压低电位，并连接所述上拉节点，用于在所述复位信号中的所述第一脉冲的控制下，通过所述恒压低电位下拉所述上拉节点的电位。
[0010]在一些实施例中，每级所述栅极驱动单元包括：上拉模块和上拉节点，所述上拉模块接入时钟信号，并连接所述上拉节点，用于在所述上拉节点的控制下，通过所述时钟信号输出级传信号和扫描信号；其中，所述时钟信号，包括位于所述显示阶段的多个时钟脉冲，所述第二脉冲的结束时刻早于所述显示阶段的最后一所述时钟脉冲的结束时刻之前。
[0011]在一些实施例中，每级所述栅极驱动单元还包括：下拉维持模块和下拉节点，所述下拉维持模块接入恒压高电位、所述恒压低电位、所述级传信号和所述扫描信号，以及连接所述上拉节点和所述下拉节点，用于使所述上拉节点和所述下拉节点的电位反相，并在所述下拉节点的控制下，通过所述恒压低电位下拉所述上拉节点、所述级传信号和所述扫描信号的电位。
[0012]在一些实施例中，本级所述栅极驱动单元的上拉控制模块接入上一级所述栅极驱动单元输出的所述级传信号和扫描信号，并连接本级所述栅极驱动单元的所述上拉节点，用于在上一级所述栅极驱动单元输出的所述级传信号的控制下，通过上一级所述栅极驱动
单元输出的所述扫描信号，上拉本级所述栅极驱动单元的上拉节点的电位。
[0013]在一些实施例中，本级所述栅极驱动单元的下拉模块接入下一级所述栅极驱动单元输出的所述级传信号和所述恒压低电位，并连接本级所述栅极驱动单元的所述上拉节点，用于在下一级所述栅极驱动单元输出的所述级传信号的控制下，通过所述恒压低电位，下拉本级所述栅极驱动单元的所述上拉节点的电位。
[0014]在一些实施例中，所述下拉模块包括第三一晶体管和第四一晶体管；所述第三一晶体管的栅极和所述第四一晶体管的栅极连接所述起始信号或所述级传信号；所述第三一晶体管的源极和所述第四一晶体管的源极连接所述恒压低电位；所述第三一晶体管漏极连接所述上拉节点，所述第四一晶体管的漏极连接所述扫描信号。
[0015]在一些实施例中，所述复位模块包括第四四晶体管，所述第四四晶体管的栅极连接所述复位信号，所述第四四晶体管的源极连接所述恒压低电位，所述第四四晶体管的漏极连接所述上拉节点。
[0016]在一些实施例中，所述上拉控制模块包括第一一晶体管，所述第一一晶体管的栅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种栅极驱动电路，其特征在于，包括依次级联的N级栅极驱动单元，N为正整数，第N级所述栅极驱动单元包括：第N上拉节点，第N级所述栅极驱动单元接入控制信号和恒压低电位；其中，每一帧依次包括显示时段和场消隐时段，所述控制信号包括：第一脉冲，位于本帧的所述显示时段的开始处或者上一帧的所述场消隐时段的结束处；第二脉冲，位于本帧的所述显示时段的结束处，以下拉所述第N上拉节点的电位。2.如权利要求1所述的栅极驱动电路，其特征在于，所述控制信号包括起始信号，所述起始信号包括所述第一脉冲和所述第二脉冲，第N级所述栅极驱动单元包括：第N下拉模块，所述第N下拉模块接入所述起始信号和所述恒压低电位，并连接所述第N上拉节点，用于在所述起始信号中的所述第二脉冲的控制下，通过所述恒压低电位下拉所述第N上拉节点的电位。3.如权利要求2所述的栅极驱动电路，其特征在于，所述起始信号中的所述第一脉冲位于本帧的所述显示时段的开始处，所述栅极驱动单元包括：第一上拉控制模块和第一上拉节点，所述第一上拉控制模块也接入所述起始信号，并连接所述第一上拉节点，用于在所述起始信号中的所述第一脉冲的控制下，上拉所述第一上拉节点的电位。4.如权利要求1或2所述栅极驱动电路，其特征在于，所述控制信号包括复位信号，所述复位信号包括所述第一脉冲和所述第二脉冲，第N级所述栅极驱动单元包括：第N复位模块，所述第N复位模块接入所述复位信号和所述恒压低电位，并连接所述第N上拉节点，用于在所述复位信号中的所述第二脉冲的控制下，通过所述恒压低电位下拉所述第N上拉节点的电位。5.如权利要求4所述栅极驱动电路，其特征在于，所述复位信号中的所述第一脉冲位于上一帧的所述场消隐时段的结束处，每级所述栅极驱动单元包括：复位模块和上拉节点，所述复位模块接入所述复位信号和所述恒压低电位，并连接所述上拉节点，用于在所述复位信号中的所述第一脉冲的控制下，通过所述恒压低电位下拉所述上拉节点的电位。6.如权利要求1所述的栅极驱动电路，其特征在于，每级所述栅极驱动单元包括：上拉模块和上拉节点，所述上拉模块接入时钟信号，并连接所述上拉节点，用于在所述上拉节点的控制下，通过所述时钟信号输出级传信号和扫描信号；其中，所述时钟信号，包括位于所述显示阶段的多个时钟脉冲，所述第二脉冲的结束时刻早于所述显示阶段的最后一所述时钟脉冲的结束时刻之前。7.如权利要求6所述的栅极驱动电路，其特征在于，每级所述栅极驱动单元还包括：下拉维持模块和下拉节点，所述下拉维持模块接入恒压高电位、所述恒压低电位、所述级传信号和所述扫描信号，以及连接所述上拉节点和所述下拉节点，用于使所述上拉节点和所述下拉节点的电位反相，并在所述下拉节点的控制下，通过所述恒压低电位下拉所述上拉节点、所述级传信号和所述扫描信号的电位。8.如权利要求6所述的栅极驱动电路，其特征在于，本级所述栅极驱动单元的上拉控制模块接入上一级所述栅极驱动单元输出的所述级传信号和扫描信号，并连接本级所述栅极
驱动单元的所述上拉节点，用于在上一级所述栅极驱动单元输出的所述级传信号的控制下，通过上一级所述栅极驱动单元输出的所述扫描信号，上拉本级所述栅极驱动单元的上拉节点的电位。9.如权利要求6所述的栅极驱动电路，其特征在于，本级所述栅极驱动单元的下拉模块接入下一级所述栅极驱动单元输出的所述级传信号和所述恒压低电位，并连接本级所述栅极驱动单元的所述上拉节点，用于在下一级所述栅极驱动单元输出的所述级传信号的控制下，通过所述恒压低电位，下拉本级所述栅极驱动单元的所述上拉节点...

【专利技术属性】
技术研发人员：陈亚妮，
申请(专利权)人：TCL华星光电技术有限公司，
类型：发明
国别省市：