一种快速响应无输出电容的三环数字LDO电路制造技术

本发明专利技术公开一种快速响应无输出电容的三环数字LDO电路，由1个动态比较器、2个控制模块、2个二选一选择器模块、1个延时模块、1个20位双向移位寄存器、1个进退位模块、2个或门、1个16位双向移位寄存器和3组MOS管阵列构成。本发明专利技术采用的是两个同步循环和一个异步循环的三环结构，通过三个循环控制三组MOS管阵列，对数字LDO的输出OUT进行调节，并且去除了输出电容，减小了纹波和总体的功耗、提高了电路的瞬态响应以及节省了芯片的面积。态响应以及节省了芯片的面积。态响应以及节省了芯片的面积。

【技术实现步骤摘要】
一种快速响应无输出电容的三环数字LDO电路


[0001]本专利技术涉及集成电路
，具体涉及一种快速响应无输出电容的三环数字LDO电路。

技术介绍

[0002]随着集成电路领域的发展，LDO(低压差线性稳压器)也被应用于各种各样的系统性的芯片，比如生物医学芯片和射频芯片等等，为系统中的各个模块体统不受工艺、温度和电源电压影响的稳定的电压。与传统的模拟LDO相比较，数字LDO可以在更低的输入电压下工作，而且随着工艺的升级可以更好的更新换代，但是其缺点就是瞬态响应较慢。近几年来对于数字LDO的研究主要在于性能参数的提高，如：瞬态响应、功耗、纹波和恢复时间等。在现有数字LDO技术中，提高瞬态响应的方法主要有两种：一种是增大功率管的尺寸，这种方法可以是每次调节的步长变大，减少调节次数，从而提高瞬态响应，但同时输出波形的纹波也会随之增大；另一种就是提高时钟的频率，此方法可以使调节的速度变快，但同时电路的整体功耗也会增加。

技术实现思路

[0003]本专利技术所要解决的是数字LDO中存在的纹波大，瞬态响应慢和需要输出电容的问题，提供一种快速响应无输出电容的三环数字LDO电路。
[0004]为解决上述问题，本专利技术是通过以下技术方案实现的：
[0005]一种快速响应无输出电容的三环数字LDO电路，其特征是，由1个动态比较器、2个控制模块、2个二选一选择器模块、1个延时模块、1个20位双向移位寄存器、1个进退位模块、2个或门、1个16位双向移位寄存器和3组MOS管阵列构成；动态比较器的2个输入端分别接参考电压V
ref
和数字LDO电路的输出端，其使能控制端接总时钟信号CLK；第一控制模块的3个输入端分别接第一参考电压V
ref1
、第二参考电压V
ref2
和数字LDO的输出端，其使能控制端接总时钟信号CLK；第二控制模块的7个输入端分别接第三参考电压V
ref3
、第四参考电压V
ref4
、第五参考电压V
ref5
、第六参考电压V
ref6
、第七参考电压
Vref7
、第八参考电压V
ref8
和数字LDO的输出端；延时模块的输入端接总时钟信号CLK，延时模块的输出端接第一二选一选择器的第二输入端和第二二选一选择器的第一输入端；第一二选一选择器的第一输入端和第二二选一选择器的第二输入端接地；第一二选一选择器和第二二选一选择器的使能控制端接第一控制模块的输出端；20位双向移位寄存器的4个输入端分别接动态比较器的输出端、第二控制器的输出端、第一二选一选择器的输出端和第二或门的输出端；进退位模块的2个输入端分别接第一二选一选择器的输出端和20位双向移位寄存器的输出端；进退位模块的2个输出端分别接第一或门的2个输入端；第一或门的输出端和第二二选一选择器的输出端分别接第二或门的2个输入端；16位双向移位寄存器的3个输入端分别接第二二选一选择器的输出端、动态比较器的输出端和第一或门的输出端；3组MOS管阵列分别为L组MOS管阵列、M组MOS管阵列和S组MOS管阵列；L组MOS管阵列包括6个尺寸相同的MOS管，M组MOS管阵列包括16
个尺寸相同的MOS管，S组MOS管阵列包括20个尺寸相同的MOS管；L组MOS管阵列的MOS管的尺寸大于M组MOS管阵列的MOS管的尺寸，M组MOS管阵列的MOS管的尺寸大于S组MOS管阵列的MOS管的尺寸；L组MOS管阵列的所有MOS管的栅极同时与第二控制模块的输出端连接，M组MOS管阵列的所有MOS管的栅极同时与16位双向移位寄存器的输出端连接，S组MOS管阵列的所有MOS管的栅极同时与20位双向移位寄存器的输出端连接；L组MOS管阵列的所有MOS管的源极、M组MOS管阵列的所有MOS管的源极和S组MOS管阵列的所有MOS管的源极接电源电压；L组MOS管阵列的所有MOS管的漏极、M组MOS管阵列的所有MOS管的漏极和S组MOS管阵列的所有MOS管的漏极形成数字LDO电路的输出端。
[0006]上述方案中，第一参考电压V
ref1
大于第二参考电压V
ref2
。
[0007]上述方案中，L组MOS管阵列、M组MOS管阵列和S组MOS管阵列的MOS管尺寸的比例为L：M：S＝16：8：1。
[0008]与现有技术相比，本专利技术具有如下特点：
[0009]1、采用了三环调节技术，减小了纹波和总体的功耗。
[0010]2、采用了一个异步循环，极大的提高了电路的瞬态响应。
[0011]3、未使用输出电容，极大的减小了版图的面积。
附图说明
[0012]图1为一种快速响应无输出电容的三环数字LDO电路的系统框图。
[0013]图2为一种快速响应无输出电容的三环数字LDO电路的特性曲线，(a)输出电压特性曲线，(b)异步回路补偿电流I
DYN
在负载电流突变时的变化特性曲线，(c)输出电流I
OUT
在负载电流突变时的变化特性曲线，(d)负载电流I
LOAD
的变化特性曲线。
具体实施方式
[0014]为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实例，对本专利技术进一步详细说明。
[0015]一种快速响应无输出电容的三环数字LDO电路，如图1所示，其主要由1个动态比较器、2个控制模块、2个二选一选择器模块、1个延时模块、1个20位双向移位寄存器、1个进退位模块、2个或门、1个16位双向移位寄存器和3组MOS管阵列构成。
[0016]动态比较器，第一输入端接总参考电压V
ref
，第二输入端接数字LDO的输出电压OUT，使能控制端接总时钟信号CLK。动态比较器在总时钟信号CLK上升沿时进行工作，比较总参考电压V
ref
和输出电压OUT的值，并输出比较结果CMP。
[0017]第一控制模块，第一输入端接第一参考电压V
ref1
，第二输入端接第二参考电压V
ref2
，第三输入端接数字LDO的输出电压OUT，使能控制端接总时钟信号CLK。V
ref1
＞V
ref2
。第一控制模块为水平电压跟踪器，在总时钟信号CLK上升沿时进行跟踪，并输出跟踪结果S。
[0018]第二控制模块，第一输入端接第三参考电压V
ref3
，第二输入端接第四参考电压V
ref4
，第三输入端接第五参考电压V
ref5
，第四输入端接第六参考电压V
ref6
，第五输入端接第七参考电压V
ref7
，第六输入端接第八参考电压V
ref8
；第七输入端接数字LDO的输出电压OUT。第二控制模块无需时钟控制，直接输出并行信号A<1:6>。
[0019]延时模块，输入端接总时钟本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种快速响应无输出电容的三环数字LDO电路，其特征是，由1个动态比较器、2个控制模块、2个二选一选择器模块、1个延时模块、1个20位双向移位寄存器、1个进退位模块、2个或门、1个16位双向移位寄存器和3组MOS管阵列构成；动态比较器的2个输入端分别接参考电压V
ref
和数字LDO电路的输出端，其使能控制端接总时钟信号CLK；第一控制模块的3个输入端分别接第一参考电压V
ref1
、第二参考电压V
ref2
和数字LDO的输出端，其使能控制端接总时钟信号CLK；第二控制模块的7个输入端分别接第三参考电压V
ref3
、第四参考电压V
ref4
、第五参考电压V
ref5
、第六参考电压V
ref6
、第七参考电压
Vref7
、第八参考电压V
ref8
和数字LDO的输出端；延时模块的输入端接总时钟信号CLK，延时模块的输出端接第一二选一选择器的第二输入端和第二二选一选择器的第一输入端；第一二选一选择器的第一输入端和第二二选一选择器的第二输入端接地；第一二选一选择器和第二二选一选择器的使能控制端接第一控制模块的输出端；20位双向移位寄存器的4个输入端分别接动态比较器的输出端、第二控制器的输出端、第一二选一选择器的输出端和第二或门的输出端；进退位模块的2个输入端分别接第一二选一选择器的输出端和20位双向移位寄存器的输出端；进退位模块的2个输出端分别接第一或门的...

【专利技术属性】
技术研发人员：段吉海，周光祥，李冀，韦保林，徐卫林，韦雪明，岳宏卫，
申请(专利权)人：桂林电子科技大学，
类型：发明
国别省市：