快闪存储器控制器及方法技术

本发明专利技术提供用于储存装置中并通过特定通信接口耦接到储存装置的快闪存储器装置之快闪存储器控制器及方法。在本发明专利技术的快闪存储器方案，将快闪存储器装置与快闪存储器控制器之间传输的多个命令序列简化为一简化后的命令序列，以减少命令传输的等待时间，提高快闪存储器的效能。储器的效能。储器的效能。

【技术实现步骤摘要】
快闪存储器控制器及方法


[0001]本专利技术系关于一种快闪存储器数据通信机制，特别有关于一种能够提供多个平面操作的快闪存储器装置、快闪存储器控制器和方法。

技术介绍

[0002]一般而言，基于传统快闪存储器装置的电路设计，外部耦接到快闪存储器装置的一传统快闪存储器控制器，需要发出并发送多个读取命令，以分别读取出该传统的快闪存储器装置的多个不同平面的平面数据，这样的命令序列比较复杂，且也需要等待较长的时间。

技术实现思路

[0003]因此，本专利技术的目的之一在于提供一种快闪存储器装置、快闪存储器控制器及相应的方法，以解决上述的问题。
[0004]根据本专利技术的实施例，其揭示了一种快闪存储器装置，该快闪存储器装置被使用于一储存装置中并通过一特定通信接口来耦接到该储存装置的一快闪存储器控制器，其包括有一输入/输出(I/O)控制电路、一命令暂存器、一储存单元阵列、一数据暂存器以及一控制电路。该储存单元阵列具有一第一平面和一第二平面，并且至少储存有对应于该第一平面的一第一数据单元和对应于不同于该第一平面的该第二平面的一第二数本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种快闪存储器控制器，用于一储存装置中并通过一特定通信接口耦接于该储存装置的一快闪存储器装置，其包含有：一输入/输出电路，通过该特定通信接口耦接该快闪存储器装置，用于在该快闪存储器装置与一处理器之间传送命令及数据；以及该处理器，耦接于该输入/输出电路，用以通过该输入/输出电路及该特定通信接口向该快闪存储器装置发送一存取命令或一特定指示命令，以使该快闪存储器装置执行一存取操作以控制该快闪存储器装置根据该快闪存储器装置的一第一平面的一第一地址资讯来产生与该快闪存储器装置的一第二平面有相关联的一第二地址资讯，接着因应该存取命令或该特定指示命令并基于该第一地址资讯和该第二地址资讯来选择该第一平面和该第二平面上的多个数据单元，以对该第一平面和该第二平面上的该多个数据单元进行该存取操作。2.如权利要求1所述的快闪存储器控制器，其特征在于，该处理器控制该输入/输出电路发送一命令序列以触发对该第一平面和该第二平面的该多个数据单元执行该存取操作，该命令序列包含该存取命令、该特定指示命令、一地址资讯和一确认命令；该特定指示命令位于该命令序列的一起始位置，或位于该存取命令之后的一位置，是位于该地址资讯之后的一位置，或位于该命令序列中的一最后位置，该存取命令是一复制回存读取命令或一擦除命令。3.如权利要求1所述的快闪存储器控制器，其特征在于，该处理器控制该输入/输出电路发送一命令序列以触发对该第一平面和该第二平面的该多个数据单元执行该存取操作，该命令序列包含有该特定指示命令、一地址资讯以及一存取命令与一确认命令之中任一者；该特定指示命令位于该命令序列的一起始位置，或位于该命令序列的一最后位置；该存取命令是一复制回存读取命令、一擦除命令或一写入命令。4.如权利要求1所述的快闪存储器控制器，其特征在于，该处理器控制该输入/输出电路发送一命令序列以触发对该第一平面和该第二平面的该多个数据单元执行该存取操作，该命令序列包含一存取命令、一地址资讯及一确认命令，该存取命令是一复制回存读取命令、一擦除命令或一写入命令。5.如权利要求1所述的快闪存储器控制器，其特征在于，该处理器控制该输入/输出电路发送一命令序列以触发对该第一平面和该第二平面上的该多个数据单元执行该存取操作，该命令序列包含一平面位元映射资讯，以使该快闪存储器装置改变至少一平面地址以从该第一平面切换到一第三平面，以存取该第三平面上的至少一数据单元。6.如权利要求1所述的快闪存储器控制器，其特征在于，该处理器控制该输入/输出电路发送一命令序列以触发对该第一平面和该第二平面的该多个数据单元执行该存取操作，该命令序列包含一区块地址资讯以使该快闪存储器装置改变至少一区块地址以从该第一平面的一区块单元切换到该第一平面的另一区块单元以存取该第一平面的该另一区块单元。7.如权利要求1所述的快闪存储器控制器，其特征在于，该处理器控制该输入/输出电路发送一命令序列以触发对该第一平面和该第二平面的该多个数据单元执行该存取操作，该命令序列包含该存取命令与该中的任一者、该第一平面的该第一地址资讯、要写入该第一平面和该第二平面的多个数据以及一确认命令，其中该存取命令作为一写入命令；该特
定指示命令位于该命令序列中的一起始位置，或位于该写入命令之后的一位置，或位于该第一地址资讯之后的一位置，或位于该命令序列中的一最后位置。8.如权利要求1所述的快闪存储器控制器，其特征在于，该处理器控制该输入/输出电路发送一命令序列以触发对该第一平面和该第二平面的该多个数据单元执行该存取操作，该命令序列包含有一单一层级编程命令(single level programming command)、一特定指示命令、该第一平面的一第一地址资讯、要被写入至该第一平面和该第二平面的多个数据以及一确认命令；该特定指示命令位于该命令序列中的一起始位置，或位于该单一层级编程命令之后的一位置，或位于该第一地址资讯之后的一位置，或位于该命令序列中的一最后位置。9.如权利要求1所述的快闪存储器控制器，其特征在于，该处理器控制该输入/输出电路发送一命令序列以触发对该第一平面和该第二平面的该多个数据单元执行一写入操作，该命令序列包含要被写入至该第一平面和该第二平面的多个切换数据；该多个切换数据包含有该第一平面中的一最低有效位元页数据、一中间有效位元页数据、一最高有效位元页数据以及该第二平面中的一最低有效位元页数据、一中间有效位元页数据、一最高有效位元页数据；该第一平面的该最高有效位元页数据的传输之后是该第二平面的最低有效位元页数据的传输。10.如权利要求1所述的快闪存储器控制器，其特征在于，该处理器控制该输入/输出电路发送一命令序列以触发对该第一平面和该第二平面的该多个数据单元执行一写入操作，该命令序列包含要被写入至该第一平面和该第二平面的多个切换数据；该多个切换数据包含有该第一平面中的一最低有效位元页数据、一中间有效位元页数据、一最高有效位元页数据以及该第二平面中的一最低有效位元页数据、一中间有效位元页数据、一最高有效位元页数据；该第一平面的该最低有效位元页数据的传输之后是该第二平面的该最低有效位元页数据的传输。11.一种用于一储存装置中并通过一特定通信...

【专利技术属性】
技术研发人员：吕祖汉，颜孝昌，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：