多域电路中的跨域静电放电保护制造技术

静电放电保护电路系统包括耦合在潜在静电放电驱动电流(“ESD电流”)源之间的晶体管传输门，且电路块的输入节点被配置成在所述传输门的第一电流端与第二电流端之间提供足够电阻性电流路径，使得当足以引起ESD事件的电荷量累积在所述潜在ESD电流源处时，跨越所述传输门产生充足电压降，使得耦合到所述电路块的所述输入节点的装置被保护免于经历横越所述装置的超过预定阈值电压的电压降。装置的超过预定阈值电压的电压降。装置的超过预定阈值电压的电压降。

【技术实现步骤摘要】
多域电路中的跨域静电放电保护


[0001]本文中所描述的主题的实施例涉及保护电子电路免于由静电放电引起的损坏的电路元件。

技术介绍

[0002]包括晶体管和其它电子装置的集成电路常常易受由静电放电(ESD)事件引起的物理损坏。ESD事件可能来源于外部来源，例如由带静电的人和机器的处置。ESD事件还可由集成电路内的电荷累积产生，由带电装置模型(“CDM型”ESD事件)解释。一些集成电路包括多个参考电压节点，所述多个参考电压节点彼此分离以提供多个参考域(“接地域”)。此类集成电路可包括属于不同接地域的互连电路块。此类电路块可具有对来源于属于其它接地域的电路块的CDM型ESD事件的不同阻抗。
[0003]具有多个接地域的IC常常具有耦合到内部信号线的保护电路，所述内部信号线将一个接地域中的装置连接到另一接地域中的装置。“CDM箝位器”为被设计成耗散可能由内部信号线处的电荷累积产生的CDM型ESD驱动电流的子电路。CDM箝位器常常包括串联连接在装置的输出节点(所述装置可能成为ESD事件的来源)与另一装置的输入节点之间的电阻器。此类电阻器又耦合到例如晶体管或二极管等被配置成安全地耗散由CDM型ESD事件驱动的电流的装置。

技术实现思路

[0004]在示例实施例中，提供一种半导体装置。所述半导体装置包括半导体基板、形成于所述半导体基板内的第一电路块以及形成于所述半导体基板内的第二电路块。所述第一电路块具有输出节点并且包括第一电子装置，所述第一电子装置耦合到形成于所述半导体基板内的第一供电电压节点和形成于所述半导体基板内的第一参考电压节点。所述第二电路块具有耦合到所述第一电路块的所述输出节点的输入节点，并且包括第二电子装置，所述第二电子装置耦合到形成于所述半导体基板内的第二供电电压节点和形成于所述半导体基板内的与所述第一参考电压节点分离的第二参考电压节点。
[0005]所述装置还包括形成于所述半导体基板内的晶体管传输门，所述晶体管传输门具有第一电流端和第二电流端。所述传输门耦合在所述第一电路块的所述输出节点与所述第二电路块的所述输入节点之间。所述传输门的所述第一电流端耦合到所述第一电路块的所述输出节点，并且所述传输门的所述第二电流端耦合到所述第二电路块的所述输入节点。
[0006]所述传输门被配置成在所述第一电流端与所述第二电流端之间提供电阻性路径，使得当足以引起静电放电(ESD)事件的电荷量累积在所述第一电路块的所述输出节点处时，所述第二电路块的所述输入节点与所述第二电路块的所述第二参考电压节点之间的电位差不超过第一预定阈值电压。
[0007]在另一示例实施例中，提供一种制造半导体装置的方法。所述方法包括在半导体基板内形成晶体管传输门。所述传输门具有第一电流端和第二电流端。所述方法另外包括：
将所述传输门的所述第一电流端电耦合到形成于所述半导体基板内的第一电路块的输出节点；将所述传输门的所述第二电流端电耦合到形成于所述半导体基板内的第二电路块的所述输入节点。
[0008]所述第一电路块包括第一电子装置，所述第一电子装置耦合到形成于所述半导体基板内的第一供电电压节点和形成于所述半导体基板内的第一参考电压节点。所述第二电路块的所述输入节点经由所述传输门耦合到所述第一电路块的所述输出节点。
[0009]所述第二电路块包括第二电子装置，所述第二电子装置耦合到形成于所述半导体基板内的第二供电电压节点和形成于所述半导体基板内的与所述第一参考电压节点分离的第二参考电压节点。
[0010]所述传输门被配置成在所述第一电流端与所述第二电流端之间提供电阻性路径，使得当足以引起静电放电(ESD)事件的电荷量累积在所述第一电路块的所述输出节点处时，所述第二电路块的所述输入节点与所述第二电路块的所述第二参考电压节点之间的电位差不超过第一预定阈值电压。
附图说明
[0011]借助于例子、实施例等示出本公开，并且本公开不受附图限制，附图中类似参考标号指示类似元件。图式中的元件为简单和清楚起见被示出并且不必按比例绘制。附图连同详细描述一起并入本说明书并形成本说明书的部分，并且用以进一步示出例子、实施例等，并根据本公开解释各种原理和优点，其中：
[0012]图1A示出包括CDM箝位电路系统的示例集成电路的电路图，所述CDM箝位电路系统包括连接在第一电路块的输出节点与第二电路块的输入节点之间的电阻器。
[0013]图1B示出图1A的集成电路的示意性平面图说明。
[0014]图2A示出根据本文中的实施例的示例IC的电路图，其中CDM箝位电路系统包括连接于第一电路块的输出节点与第二电路块的输入节点之间的晶体管传输门。
[0015]图2B示出图2A的集成电路的示意性平面图说明。
[0016]图3示出根据本文中的实施例的两个其它示例IC的电路图，其中CDM箝位电路系统包括连接于第一电路块的输出节点与第二电路块的输入节点之间的晶体管传输门。
[0017]图4示出根据本文中的实施例的另一示例IC的电路图，其中CDM箝位电路系统包括连接于第一电路块的输出节点与第二电路块的输入节点之间的晶体管传输门。
[0018]图5示出根据本文中的实施例的两个其它示例IC的电路图，其中CDM箝位电路系统包括连接于第一电路块的输出节点与第二电路块的输入节点之间的晶体管传输门。
[0019]图6示出根据本文中的实施例的另一示例IC的电路图，其中CDM箝位电路系统包括连接于第一电路块的输出节点与第二电路块的输入节点之间的晶体管传输门。
具体实施方式
[0020]以下详细描述出于理解的目的提供例子，且并不意在限制本专利技术或本申请以及本专利技术或本申请的用途。此外，并不意图受到前述
、
技术介绍
或下面的具体实施方式中存在的任何明确或暗示的理论束缚。
[0021]为简单和清晰地说明起见，附图示出一般构造方式，并且可以省略众所周知的特
征和技术的描述和细节，以避免不必要地混淆本专利技术。另外，附图中的元件未必按比例绘制。例如，图中某些元件或区域的尺寸可以相对于其它元件或区放大，以有助于改进对本专利技术实施例的理解。
[0022]实施方式和权利要求书中的术语“第一”、“第二”、“第三”、“第四”等等(如果存在的话)可用于区分类似元件，且不一定用于描述特定循序或时间次序。应理解，如此使用的术语在适当情况下可互换，使得本文中所描述的本专利技术的实施例(例如)能够以除本文中所说明或以其它方式描述的序列之外的序列进行操作。此外，术语“包括”、“具有”及其任何变化形式意在涵盖非排他性包含，使得包括一系列元件的过程、方法、物件或设备不一定限于那些元件，而是可以包括未明确列出的或此类过程、方法、物件或设备所固有的其它元件。如本文所使用的术语“耦合”被定义为以电气或非电气方式直接或间接地连接。如本文所使用，术语“基本”和“基本上”意味着足以采用实际方式实现陈述的目的，且轻微缺陷(如果存在的话)对于陈述目的并不显著。
[0023]除非另外说明，否则定向参考，例如“顶部本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：半导体基板；形成于所述半导体基板内的具有输出节点的第一电路块，所述第一电路块包括第一电子装置，所述第一电子装置耦合到形成于所述半导体基板内的第一供电电压节点和形成于所述半导体基板内的第一参考电压节点；形成于所述半导体基板内的第二电路块，所述第二电路块具有耦合到所述第一电路块的所述输出节点的输入节点，所述第二电路块包括第二电子装置，所述第二电子装置耦合到形成于所述半导体基板内的第二供电电压节点和形成于所述半导体基板内的与所述第一参考电压节点分离的第二参考电压节点；以及形成于所述半导体基板内的晶体管传输门，所述晶体管传输门具有第一电流端和第二电流端，其中：所述传输门的所述第一电流端耦合到所述第一电路块的所述输出节点；所述传输门的所述第二电流端耦合到所述第二电路块的所述输入节点；并且所述第一电路块的所述输出节点经由所述传输门耦合到所述第二电路块的所述输入节点；其中，所述传输门被配置成在所述第一电流端与所述第二电流端之间提供电阻性路径，使得当足以引起静电放电(ESD)事件的电荷量累积在所述第一电路块的所述输出节点处时，所述第二电路块的所述输入节点与所述第二电路块的所述第二参考电压节点之间的电位差不超过第一预定阈值电压。2.根据权利要求1所述的半导体装置，其特征在于，另外包括形成于所述半导体基板内并且耦合到所述第二电路块的所述输入节点的箝位装置；其中，所述箝位装置被配置成当所述第二电路块的所述输入节点与所述第二参考电压节点之间的电位差超过低于所述第一预定阈值电压的第二预定阈值电压时，将ESD感应电流从所述第二电路块的所述输入节点分流到所述第二参考电压节点或所述第二供电电压节点。3.根据权利要求2所述的半导体装置，其特征在于，所述传输门包括p沟道晶体管，所述p沟道晶体管具有电耦合到所述第二供电电压节点的控制端；并且所述传输门包括n沟道晶体管，所述n沟道晶体管具有电耦合到所述第二参考电压节点的控制端；并且所述传输门的所述p沟道晶体管与所述n沟道晶体管并联连接在所述传输门的所述第一电流端与所述第二电流端之间。4.根据权利要求2所述的半导体装置，其特征在于，所述第二电路块包括具有第一导电类型的第一组晶体管的数字逻辑电路系统，其中所述第一组晶体管中的每个晶体管由第一组晶体管特性限定；并且所述传输门包括也由所述第一组晶体管特性限定的具有所述第一导电类型的第二组晶体管。5.根据权利要求2所述的半导体装置，其特征在于，所述第二电路块包括数字逻辑电路系统，所述数字逻辑电路系统包括：
第一组n沟道晶体管，所述第一组n沟道晶体管中的每个由第一组晶体管特性限定；以及第一组p沟道晶体管，所述第一组p沟道晶体管中的每个由第二组晶体管特性限定；并且其中，所述传输门包括：第二组n沟道晶体管，所述第二组n沟道晶体管中的每个也由所述第一组晶体管特性限定；以及第二组p沟道晶体管，所述第二组p沟道晶体管中的每个也由所述第二组晶体管特性限定。6.一种制...

【专利技术属性】
技术研发人员：吉耶兹，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：