滤波电路制造技术

本发明专利技术提供滤波电路，滤波电路包括2个端口、第一谐振电路和第二谐振电路，第一谐振电路在电路结构上设置在2个端口之间，与2个端口的双方耦合，第二谐振电路在电路结构上设置在2个端口之间，与2个端口的至少一个端口耦合，第二谐振电路与2个端口的耦合比第一谐振电路与2个端口的耦合弱。与2个端口的耦合弱。与2个端口的耦合弱。

【技术实现步骤摘要】
滤波电路


[0001]本专利技术涉及具备2个谐振电路的滤波电路。

技术介绍

[0002]在通信装置中使用的一个电子零件中有带通滤波器。对带通滤波器，要求令通带的插入损耗小，通带外的插入损耗大。
[0003]在中国专利申请公开第111710941A号说明书中，记载有组合带通滤波器与带阻滤波器(band elimination filter)而得到的滤波装置。在该滤波装置中，利用带阻滤波器，增大比通带高的频域的插入损耗。
[0004]当前，开始提供使用第5代移动通信系统(以下，称为5G。)的通信服务。在5G中，设想10GHz以上的频带，特别是10～30GHz的准毫米波段或30～300GHz的毫米波段的利用。在这些频带中，也与第4代为止的移动通信系统中利用的频带一样，存在频带比较近的多个规格。因此，在5G中使用的带通滤波器中，也要求在接近通带的频域插入损耗急剧地变化。
[0005]历来，在带通滤波器中，为了获得在接近通带的频域插入损耗急剧地变化的特性，增加构成带通滤波器的谐振器的数量。但是，令谐振器的Q值相同地进行比较可知，随着谐振器的数量增加，出现通带的插入损耗变大的问题。
[0006]此处，在带通滤波器中，为了获得接近通带的频域插入损耗急剧地变化的特性，考虑使用带阻滤波器。在这种情况下，需要带阻滤波器的阻带的中心频率为接近通带的频率。但是，这样会产生带通滤波器的通带的插入损耗变大的问题。
[0007]上述的问题并不限定于具备带通滤波器和带阻滤波器的滤波电路，而适用于为了调整主谐振电路的特性使用从谐振电路的所有滤波电路。

技术实现思路

[0008]本专利技术的目的在于，提供具备主谐振电路和从谐振电路的滤波电路，该滤波电路能够抑制利用主谐振电路获得的滤波电路的特性的劣化并且实现所期望的特性。
[0009]本专利技术的滤波电路包括：2个端口；第一谐振电路，其包含多个第一谐振器，在电路结构上设置在2个端口之间，与2个端口双方耦合；和第二谐振电路，其包含多个第二谐振器，在电路结构上设置在2个端口之间，与2个端口的至少一个端口耦合。第二谐振电路与2个端口的耦合比第一谐振电路与2个端口的耦合弱。
[0010]本专利技术的滤波电路也可以还包括：使第一谐振电路与2个端口电容耦合的2个第一电容器；和使第二谐振电路与2个端口电容耦合的至少1个第二电容器。也可以至少1个第二电容器的电容比2个第一电容器各自的电容小。或者，本专利技术的滤波电路也可以还包括使第二谐振电路与2个端口电容耦合的至少1个第二电容器，第一谐振电路与2个端口的至少一个端口直连。
[0011]此外，在本专利技术的滤波电路中，也可以多个第二谐振器包含第一特定的谐振器和第二特定的谐振器。也可以第一特定的谐振器与2个端口的一个端口耦合。也可以第二特定
的谐振器与2个端口的另一个端口耦合。也可以第一特定的谐振器与第二特定的谐振器相互耦合。
[0012]此外，在本专利技术的滤波电路中，多个第二谐振器分别也可以为两端开放型谐振器。
[0013]此外，在本专利技术的滤波电路中，第一谐振电路也可以构成带通滤波器。
[0014]此外，在本专利技术的滤波电路中，第二谐振电路也可以构成带阻滤波器。
[0015]在本专利技术的滤波电路中，第二谐振电路与2个端口的耦合比第一谐振电路与2个端口的耦合弱。由此，根据本专利技术，能够实现抑制利用第一谐振电路获得的滤波电路的特性的劣化并且实现所期望的特性的滤波电路。
[0016]本专利技术的其它目的、特征和益处能够通过以下的说明而充分明了。
附图说明
[0017]图1是表示本专利技术的第一实施方式的滤波电路的电路结构的电路图。
[0018]图2是表示包含本专利技术的第一实施方式的滤波电路的层叠型滤波装置的外观的立体图。
[0019]图3是表示本专利技术的第一实施方式中的层叠型滤波装置的层叠体的第1层电介质层的图案形成面的说明图。
[0020]图4是表示本专利技术的第一实施方式中的层叠型滤波装置的层叠体的第2层至第7层电介质层的图案形成面的说明图。
[0021]图5是表示本专利技术的第一实施方式中的层叠型滤波装置的层叠体的第8层电介质层的图案形成面的说明图。
[0022]图6是表示本专利技术的第一实施方式中的层叠型滤波装置的层叠体的第9层电介质层的图案形成面的说明图。
[0023]图7是表示本专利技术的第一实施方式中的层叠型滤波装置的层叠体的第10层电介质层的图案形成面的说明图。
[0024]图8是表示本专利技术的第一实施方式中的层叠型滤波装置的层叠体的第11层至第16层电介质层的图案形成面的说明图。
[0025]图9是表示本专利技术的第一实施方式中的层叠型滤波装置的层叠体的第16层电介质层的端子形成面的说明图。
[0026]图10是表示本专利技术的第一实施方式中的层叠型滤波装置的层叠体的内部的立体图。
[0027]图11是表示本专利技术的第一实施方式的滤波电路的频率特性的一个例子的特性图。
[0028]图12是将图11所示的频率特性的一部分放大表示的特性图。
[0029]图13是表示本专利技术的第二实施方式的滤波电路的电路结构的电路图。
[0030]图14是表示本专利技术的第二实施方式中的层叠型滤波装置的层叠体的第1层电介质层的图案形成面的说明图。
[0031]图15是表示本专利技术的第二实施方式中的层叠型滤波装置的层叠体的第2层至第7层电介质层的图案形成面的说明图。
[0032]图16是表示本专利技术的第二实施方式中的层叠型滤波装置的层叠体的第8层电介质层的图案形成面的说明图。
[0033]图17是表示本专利技术的第二实施方式中的层叠型滤波装置的层叠体的第9层电介质层的图案形成面的说明图。
[0034]图18是表示本专利技术的第二实施方式中的层叠型滤波装置的层叠体的第10层电介质层的图案形成面的说明图。
[0035]图19是表示本专利技术的第二实施方式中的层叠型滤波装置的层叠体的第11层至第16层电介质层的图案形成面的说明图。
[0036]图20是表示本专利技术的第二实施方式中的层叠型滤波装置的层叠体的第16层电介质层的端子形成面的说明图。
[0037]图21是表示本专利技术的第二实施方式中的层叠型滤波装置的层叠体的内部的立体图。
[0038]图22是表示本专利技术的第二实施方式的滤波电路的频率特性的一个例子的特性图。
[0039]图23是将图22所示的频率特性的一部分放大表示的特性图。
[0040]图24是表示本专利技术的第二实施方式的滤波电路的电路结构的电路图。
[0041]图25是表示本专利技术的第三实施方式的滤波电路的电路结构的电路图。
具体实施方式
[第一实施方式][0042]以下，参照附图详细说明本专利技术的实施方式。首先，参照图1，说明本专利技术的第一实施方式的滤波电路1的结构的概略情况。滤波电路1包括2个端口3、4，第一谐振电路10，和第二谐振电路20。端口3、4分别是用于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种滤波电路，其特征在于，包括：2个端口；第一谐振电路，其包含多个第一谐振器，在电路结构上设置在所述2个端口之间，与所述2个端口双方耦合；和第二谐振电路，其包含多个第二谐振器，在电路结构上设置在所述2个端口之间，与所述2个端口的至少一个端口耦合，所述第二谐振电路与所述2个端口的耦合比所述第一谐振电路与所述2个端口的耦合弱。2.如权利要求1所述的滤波电路，其特征在于，还包括：使所述第一谐振电路与所述2个端口电容耦合的2个第一电容器；和使所述第二谐振电路与所述2个端口电容耦合的至少1个第二电容器，所述至少1个第二电容器的电容比所述2个第一电容器各自的电容小。3.如权利要求1所述的滤波电路，其特征在于：还包括使所述第二谐振电路与所述...

【专利技术属性】
技术研发人员：芦田裕太，立松雅大，泽口修平，涩谷敬悟，后藤哲三，
申请(专利权)人：TDK株式会社，
类型：发明
国别省市：