半导体封装及层叠封装制造技术

本发明专利技术公开一种半导体封装，包括：底部基板和顶部基板，该顶部基板与该底部基板间隔开，使得该底部基板和该顶部基板之间限定出间隙；逻辑晶粒，其中该逻辑晶粒的厚度为125

【技术实现步骤摘要】
半导体封装及层叠封装


[0001]本专利技术涉及半导体
，尤其涉及一种半导体封装及层叠封装。

技术介绍

[0002]层叠封装(Package
‑
on
‑
Package，PoP)是一种将垂直分立逻辑和存储器球栅阵列(ball grid array，BGA)封装相结合的集成电路封装方法。两个或多个封装安装在彼此之上，即堆叠，并使用标准接口(standard interface)在它们之间路由信号。这允许在装置(例如移动电话或数码相机)中实现更高的组件密度。
[0003]PoP解决方案通常用于手机中的基带和应用处理器。高端手机最快采用PoP封装来满足高I/O(输入/输出，input/output)和性能要求。堆叠(或层叠)PoP的主要优点是装置可以在组装前单独进行全面测试。
[0004]随着半导体工业的发展，人们进行了许多研究以提高半导体封装的可靠性和耐久性。改进PoP结构以提高散热效率、应用处理器(application processor，AP)性能和互连数量变得非常重要和势在必行。...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，其特征在于，包括：底部基板和顶部基板，该顶部基板与该底部基板间隔开，使得该底部基板和该顶部基板之间限定出间隙；逻辑晶粒，安装在该底部基板的上表面上，其中该逻辑晶粒的厚度为125
‑
350微米；多个铜芯焊球，围绕该逻辑晶粒设置于该底部基板与该顶部基板之间，以电性连接该底部基板与该顶部基板；以及密封树脂，填充于该底部基板与该顶部基板之间的该间隙中，并将该逻辑晶粒与该多个铜芯焊球密封于该间隙中。2.如权利要求1所述的半导体封装，其特征在于，该逻辑晶粒以倒装芯片的方式安装在该底部基板的该上表面上。3.如权利要求2所述的半导体封装，其特征在于，该逻辑晶粒包括有源正表面和无源背表面，该有源正表面上设置有多个输入/输出焊盘。4.如权利要求3所述的半导体封装，其特征在于，该逻辑晶粒通过分别形成在该多个I/O焊盘上的多个导电元件电连接到该底部基板。5.如权利要求4所述的半导体封装，其特征在于，该逻辑晶粒与该底部基板的上表面之间设置有底部填充树脂，...

【专利技术属性】
技术研发人员：于达人，林世钦，陈泰宇，杨柏俊，林秉烨，黄永成，许文松，马伯豪，宋依庭，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：