快闪存储器装置与方法制造方法及图纸

本发明专利技术提供一种用于储存装置并通过特定通信接口耦接到储存装置的快闪存储器控制器之快闪存储器装置与方法，以简化快闪存储器装置与快闪存储器控制器之间所传输的多个命令序列为一简化后的命令序列，减少命令传输的等待时间，提高快闪存储器的效能。提高快闪存储器的效能。提高快闪存储器的效能。

【技术实现步骤摘要】
快闪存储器装置与方法


[0001]本专利技术有关于一种快闪存储器数据通信机制，特别有关于一种能够提供多个平面操作的快闪存储器装置、快闪存储器控制器和方法。

技术介绍

[0002]一般而言，基于传统快闪存储器装置的电路设计，外部耦接到快闪存储器装置的一传统快闪存储器控制器，需要发出并发送多个读取命令，以分别读取出该传统的快闪存储器装置的多个不同平面的平面数据，这样的命令序列比较复杂，且也需要等待较长的时间。

技术实现思路

[0003]因此，本专利技术的目的之一在于提供一种快闪存储器装置、快闪存储器控制器及相应的方法，以解决上述的问题。
[0004]根据本专利技术的实施例，其揭示了一种快闪存储器装置，该快闪存储器装置被使用于一储存装置中并通过一特定通信接口来耦接到该储存装置的一快闪存储器控制器，其包括有一输入/输出(I/O)控制电路、一命令暂存器、一储存单元阵列、一数据暂存器以及一控制电路。该储存单元阵列具有一第一平面和一第二平面，并且至少储存有对应于该第一平面的一第一数据单元和对应于不同于该第一平面的该第二平面的一第二数据本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种快闪存储器装置，用于一储存装置中，通过一特定通信接口耦接于该储存装置的一快闪存储器控制器，其包含：一输入/输出控制电路，通过该特定通信接口耦接于该快闪存储器控制器；一命令暂存器，耦接该输入/输出控制电路，用于缓存从该快闪存储器控制器所发出并通过该输入/输出控制电路所传输的一命令资讯；一地址暂存器，耦接该输入/输出控制电路，用于缓冲该快闪存储器控制器所发送并通过该输入/输出控制电路所传输的一地址资讯；一储存单元阵列，至少具有一第一平面和不同于该第一平面的一第二平面；一数据暂存器，耦接该储存单元阵列；至少一地址解码器，耦接该储存单元阵列与该数据暂存器；以及一地址控制电路，耦接该地址暂存器及该至少一地址解码器，用以控制该至少一地址解码器对于该储存单元阵列的至少一平面来存取该地址暂存器所传送的该地址资讯所指示出的至少一数据单元；其中该地址资讯为用于该第一平面的一第一地址资讯并且由一单一命令序列所携带；该地址控制电路用于根据该第一平面的该第一地址资讯来自动产生与该第二平面有关联的一第二地址资讯，并接着控制该至少一地址解码器因应于该命令暂存器中缓存的该命令资讯以基于该第一地址资讯和该第二地址资讯来选择该第一平面与该第二平面上的多个数据单元，以对于该第一平面和该第二平面的该多个数据单元进行一存取操作。2.如权利要求1所述的快闪存储器装置，其特征在于，该存取操作是复制回存读取操作，该第一地址资讯指示出该第一平面上的一第一数据单元，该第二地址资讯指示出该第二平面上的一第二数据单元，以及该地址控制电路用于仅因应于所接收到的该第一地址资讯来自动产生该第二地址资讯，并控制该至少一地址解码器将该第一数据单元和该第二数据单元分别从该第一平面和该第二平面传送到该数据暂存器。3.如权利要求1所述的快闪存储器装置，其特征在于，该存取操作为一复制回存读取操作，该第一地址资讯指示出该第一平面上的一第一数据单元，该地址控制电路因应于从该快闪存储器控制器所发送的一位元映射资讯或一设定特征信号，自动将该第一地址资讯更改为一第三地址资讯，该第三地址资讯指示出用于该第一平面上的一第三数据单元，以及该地址控制电路控制该至少一地址解码器将该第三数据单元从该第一平面传输到该数据暂存器，而不传输该第一数据单元。4.如权利要求1所述的快闪存储器装置，其特征在于，该存取操作为一复制回存读取操作，该第一地址资讯指示出该第一平面上的一第一数据单元，该地址控制电路因应于从该快闪存储器控制器所发送的一位元映射资讯或一设定特征信号，自动将该第一地址资讯更改为一第三地址资讯，该第三地址资讯指示出不同于该第一平面的一第三平面上的一第三数据单元，以及该地址控制电路控制该至少一地址解码器将该第三数据单元从该第三平面传输到该数据暂存器，而不传输该第一数据单元。5.如权利要求1所述的快闪存储器装置，其特征在于，该存取操作为一擦除操作，该第一地址资讯指示出该第一平面上的一第一数据单元，该第二地址资讯指示出该第二平面上的一第二数据单元，并且该地址控制电路用于仅因应于所接收到的该第一地址资讯来自动产生该第二地址资讯，并且该地址控制电路控制该至少一地址解码器选择分别在该第一平
面和该第二平面上的该第一数据单元和该第二数据单元以擦除该第一数据单元和该第二数据单元。6.如权利要求1所述的快闪存储器装置，其特征在于，该存取操作为一擦除操作，该第一地址资讯指示出该第一平面上的一第一数据单元，且该地址控制电路用来因应于从该快闪存储器控制器所发送的一位元映射资讯或一设定特征信号来自动改变该第一地址资讯为一第三地址资讯，该第三地址资讯指示出用于一第一平面的一第三数据单元，并且该地址控制电路控制该至少一地址解码器选择在该第一平面上的该第三数据单元以擦除该第三数据单元，而不选择该第一数据单元。7.如权利要求1所述的快闪存储器装置，其特征在于，该存取操作为一擦除操作，该第一地址资讯指示出该第一平面上的一第一数据单元，且该地址控制电路用以因应于从该快闪存储器控制器所发送的一位元映射资讯或一设定特征信号来自动改变该第一地址资讯为一第三地址资讯，该第三地址资讯指示出用于一第三平面的一第三数据单元，并且该地址控制电路控制该至少一地址解码器选择在该第三平面上的该第三数据单元以擦除该第三数据单元，而不选择该第一平面上的该第一数据单元。8.如权利要求1所述的快闪存储器装置，其特征在于，该存取操作是一写入操作，该第一地址资讯指示出该第一平面上的一第一数据单元，该第二地址资讯指示出该第二平面上的一第二数据单元，并且该地址控制电路用于仅因应于所接收到该的第一地址资讯来自动产生该第二地址资讯，并且该地址控制电路控制该至少一地址解码器选择分别在该第一平面和该第二平面上的该第一数据单元和该第二数据单元以写入数据至该第一数据单元和该第二数据单元。9.如权利要求1所述的快闪存储器装置，其特征在于，该存取操作为一写入操作，该第一地址资讯指示出该第一平面的一第一数据单元，该地址控制电路用于因应于从该快闪存储器控制器所发送的一位元映射资讯或一设定特征信号来自动将该第一地址资讯更改为一第三地址资讯，该第三地址资讯指示出用于该第一平面的一第三数据单元，并且该地址控制电路控制该至少一地址解码器选择在该第一平面上的该第三数据单元以写入数据至该第三数据单元，而不选择在该第一平面的该第一数据单元。10.如权利要求1所述的快闪存储器装置，其特征在于，该存取操作为一写入操作，该第一地址资讯指示出该第一平面上的一第一数据单元，该地址控制电路用于因应于从该快闪存储器控制器所发送的一位元映射资讯或一设定特征信号来自动将该第一地址资讯更改为一第三地址资讯，该第三地址资讯指示出不同于该第一平面的一第三平面的一第三数据单元，并且该地址控制电路控制该至少一地址解码器选择该第三平面上的该第三数据单元，将数据写入该第三数据单元，而不选择该第一平面上的该第一数据单元。11.一种用于一储存装置并通过一特定通信接口耦接到该储存装置的一快闪存储...

【专利技术属性】
技术研发人员：吕祖汉，颜孝昌，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：