抗浪涌电路及控制电路制造技术

本申请提供一种抗浪涌电路及控制电路，涉及器件保护技术领域。抗浪涌电路包括：输入模块、功率管、检测模块和基于功率管形成的寄生模块；其中，基于功率管形成泄放浪涌的第一浪涌通路，基于寄生模块形成泄放浪涌的第二浪涌通路；输入模块与检测模块连接，检测模块与功率管连接；输入模块用于为抗浪涌电路提供输入电压，检测模块用于对输入电压的浪涌进行检测，生成控制功率管的浪涌信号；其中，若功率管被关断，则第一浪涌通路和第二浪涌通路断路。本申请通过对电压的浪涌情况进行检测，并根据检测得到的浪涌信号对功率管进行控制，能够在浪涌时关断功率管，以断开芯片内部泄放浪涌的两条浪涌通路，减少芯片被烧毁的不利情况。减少芯片被烧毁的不利情况。减少芯片被烧毁的不利情况。

【技术实现步骤摘要】
抗浪涌电路及控制电路


[0001]本申请涉及器件保护
，具体而言，涉及一种抗浪涌电路及控制电路。

技术介绍

[0002]在CRM(Critical Conduction Mode，临界导通模式)的LED控制芯片中，通常由VIN连接输入电压，CS连接LED灯、电感等负载电压。当电感电流为峰值时，电感为LED灯供电，高压功率MOS管关闭；当电感电流为零时，高压功率MOS管导通从而继续为LED供电，同时电感储存能量，以保证LED恒流工作。由于存在高压功率MOS管，因此，也存在与其对应的寄生NPN以及寄生电阻。
[0003]目前通常会设计分流的外部电解电容通路，外部电路和芯片内部的高压功率MOS管之间的通路，以及外部电路和芯片内部的寄生NPN形成的通路这三条电阻较小的通路，以这三条通路作为浪涌发生时的泄放通路。但是，当有浪涌经过时，高压功率器件导通工作状态下会加大浪涌发生时的电流，导致高压功率MOS管的衬底、寄生NPN与寄生电阻之间的连接节点电压增高，泄放时通过芯片内部通路的浪涌较大，从而导致芯片被烧毁等不利情况。r/>
技术实现思路
...

【技术保护点】

【技术特征摘要】
1.一种抗浪涌电路，其特征在于，所述抗浪涌电路包括：输入模块、功率管、检测模块和基于所述功率管形成的寄生模块；其中，基于所述功率管形成泄放浪涌的第一浪涌通路，基于所述寄生模块形成泄放浪涌的第二浪涌通路；所述输入模块与所述检测模块连接，所述检测模块与所述功率管连接；所述输入模块用于为所述抗浪涌电路提供输入电压，所述检测模块用于对所述输入电压的浪涌进行检测，生成控制所述功率管的浪涌信号；其中，若所述功率管被关断，则所述第一浪涌通路和所述第二浪涌通路断路。2.根据权利要求1所述的抗浪涌电路，其特征在于，所述寄生模块包括：寄生管和寄生电阻；所述寄生管的基极和所述寄生电阻的第一端与所述功率管的衬底连接；所述寄生电阻的第二端接地；所述寄生电阻用于为所述寄生管提供基极低电位，所述寄生管用于基于所述基极低电位截止导通，以断开所述第二浪涌通路。3.根据权利要求2所述的抗浪涌电路，其特征在于，其中，所述寄生电阻包括并联电阻；所述并联电阻的第一端与所述功率管的衬底连接，所述并联电阻的第二端接地。4.根据权利要求3所述的抗浪涌电路，其特征在于，其中，所述并联电阻由所述功率管的有源区域与多晶材料层连接形成。5.根据权利要求3所述的抗浪涌电路，其特征在于，其中，所述并联电阻由所述功率管的有源层与金属层连接形成。6.根据权利要求1
‑
5中任一项所述的抗浪涌电路，其特征在于，其中，所述浪涌信号包括：表征浪涌情况的高电平信号和表征非浪涌情况的低...

【专利技术属性】
技术研发人员：张文芳，钱娅，张攀，
申请(专利权)人：美芯晟科技北京股份有限公司，
类型：新型
国别省市：