一种基于开放式高带宽存储器接口的异构芯片集成系统技术方案

本发明专利技术公开了一种基于开放式高带宽存储器接口的异构芯片集成系统，属于集成电路技术领域，至少包括多个异构处理器模块、内存子系统和智能片上网络NoC交换机，其中所述多个异构处理器模块至少包括多层CPU芯粒和多层GPU芯粒；所述内存子系统包括四层Open

【技术实现步骤摘要】
一种基于开放式高带宽存储器接口的异构芯片集成系统


[0001]本专利技术属于集成电路
，尤其涉及一种基于开放式高带宽存储器接口的异构芯片集成系统。

技术介绍

[0002]随着计算需求的持续增长和应用场景的多样化，高性能计算、人工智能、物联网等领域对计算设备的性能和能效提出了越来越高的要求。传统的单一处理器架构已经难以满足这些需求，因此，研究人员和工程师们开始寻求新的芯片设计方法，以提高计算性能和能效。异构芯片集成系统（Heterogeneous Integrated System, HIS）是一种新兴的设计方法，它通过集成不同类型的处理器、存储器和功能模块，实现更高的效率和性能。
[0003]开放式高带宽存储器接口（Open High Bandwidth Memory, Open
‑
HBM）是一种新型存储器接口技术，它通过高速互连技术实现与计算处理器之间的高带宽、低延迟数据传输。实现基于开放式高带宽存储器接口的异构芯片集成系统仍然面临许多挑战，包括如何提高处理器和存储器之间的通信效率，如何实现资源共享、动态调度和动态资源分配，以及如何满足不同应用场景的需求等。

技术实现思路

[0004]针对上述现有技术中存在的缺陷，本专利技术提供一种基于开放式高带宽存储器接口Open
‑
HBM的异构芯片集成系统，所述异构芯片集成系统至少包括多个异构处理器模块、内存子系统和智能片上网络NoC交换机，其中：所述处理器模块为将多个处理器核心集成到一个多层处理器模块中，所述多个异构处理器模块至少包括多层CPU芯粒和多层GPU芯粒；所述内存子系统包括四层Open
‑
HBM 芯粒，所述四层Open
‑
HBM 芯粒的每一层都与智能NoC交换机建立连接；所述智能NoC交换机的第一组接口与所述多层CPU芯粒的每一层连接，所述智能NoC交换机的第二组接口与所述多层GPU芯粒的每一层连接，所述智能NoC交换机的第三组接口与所述四层Open
‑
HBM 芯粒的每一子域连接，所述第三组接口的数量为第一组接口和第二组接口的数量之和；其中，所述四层Open
‑
HBM 芯粒中包括多个子域，每一子域对应于多层CPU芯粒或多层GPU芯粒；在所述智能NoC交换机确定任务的任务类型， 所述任务类型包括计算密集型任务和内存密集型任务，分别对应分配到多层CPU芯粒的任务和分配到多层CPU芯粒的任务。
[0005]其中，当所述多层CPU 芯粒或多层GPU 芯粒中的每层包括多个处理器核心时，需要进行层内连接；在多层处理器模块的每一层的基板上新增一个接口，所述接口与该层的每一个处理器核心都通信连接；
在每一层内部设计局部互联网络LIN或片上互联网络OCN。
[0006]其中，根据任务的紧急程度、业务影响程度和任务依赖关系确定为每个任务设置优先级，其中优先级越高的任务对应的处理优先级越高；在智能NoC交换机中根据任务类型和优先级创建多个队列，以及维护多个任务优先级队列，且每个任务优先级队列对应一种任务类型和一种优先级，在所述任务优先级队列内部按照优先级排序；所述任务优先级队列包括：计算密集型高优先级队列、计算密集型中优先级队列、计算密集型低优先级队列，内存密集型高优先级队列、内存密集型中优先级队列、内存密集型低优先级队列。
[0007]其中，所述智能NoC交换机根据所述维护的多个任务优先级队列动态分配所述四层Open
‑
HBM 芯粒的多个子域。
[0008]其中，确定任务类型对应的任务优先级队列中各队列中任务的计算量，以及确定不同优先级任务队列所对应的权重，其中高优先级任务的权重大于1，中优先级任务的权重等于1，低优先级任务的权重小于1；通过将每个任务的计算量乘以相应的权重，得到任务的加权计算量；根据加权计算量确定不同任务类型的总内存需求，将计算密集型任务的加权计算量相加得到总计算密集型任务内存需求，将内存密集型任务的加权计算量相加得到总内存密集型任务内存需求；为每个任务类型的多层CPU芯粒或多层GPU芯粒的子域分配内存。
[0009]其中，所述智能NoC交换机首先分配高优先级任务队列中的任务，使高优先级任务能够优先获得所需的子域资源，然后分配中优先级任务队列中的任务，再分配低优先级任务队列中的任务；根据上述分配策略，将优先级队列中的任务分配到不同的子域；以及在分配过程中，将任务分配到对应任务类型中的子域中等待任务最少的子域。
[0010]其中，所述智能NoC交换机确定中所述四层Open
‑
HBM芯粒中每一子域的待分配任务对应的处理层，所述处理层是多层CPU芯粒的处理层或多层GPU芯粒的处理层。
[0011]其中，结合任务影响因子、处理层负载和处理能力，预测每个处理层在未来的预测负载PredictedLoaD_k：，其中，PredictedLoaD_k：处理层k 的预测负载；：权重参数，用于在预测负载中平衡任务影响因子Impact_i和任务本身的优先级及处理时间（P + H）之间进行平衡，取值范围为0到1；D_k：处理层k 的当前负载；Impact_i：任务 i 对处理层负载的影响；C_k：处理层k的处理能力，表示单位时间内处理层能执行的浮点数加法次数；P：任务 i 的优先级；
H：任务 i 的预计处理时间。
[0012]其中，选择预测负载最低的处理层来执行当前待分配的任务。
[0013]其中，如果前一任务分配的处理层与预测负载最低的处理层的预测负载差值小于阈值，则继续使用前一任务分配的处理层。
[0014]本专利技术通过将不同类型的处理器模块、存储器子系统和功能性芯粒模块集成在一起，实现高速、低延迟的通信，提高整个芯片集成系统的效率和性能。多层Open
‑
HBM 芯粒和多层处理器模块有利于提高内存访问和处理任务的并行度，充分利用存储器和处理器资源。
[0015]本专利技术的多层CPU 芯粒和多层GPU 芯粒可以共享多层Open
‑
HBM 芯粒的存储器资源，实现共享内存访问。智能NoC交换机根据任务优先级和任务类型动态地分配Open
‑
HBM 芯粒的子域资源，满足不同任务的服务需求，提高系统资源利用率。
[0016]本专利技术的结合多种功能性芯粒模块，可适应高性能计算、人工智能、物联网等各种应用场景。通过划分和分配多个任务优先级队列，实现流量控制和降低处理模块压力，有效支撑复杂高优先级任务。
附图说明
[0017]通过参考附图阅读下文的详细描述，本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本公开的若干实施方式，并且相同或对应的标号表示相同或对应的部分，其中：图1是示出根据本专利技术实施例的一种基于开放式高带宽存储器接口Open
‑
HBM的异构芯片集成系统的示意图。
具体实施方式
[0018]为了使本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于开放式高带宽存储器接口的异构芯片集成系统，所述异构芯片集成系统至少包括多个异构处理器模块、内存子系统和智能片上网络NoC交换机，其中：所述处理器模块为将多个处理器核心集成到一个多层处理器模块中，所述多个异构处理器模块至少包括多层CPU芯粒和多层GPU芯粒；所述内存子系统包括四层Open
‑
HBM 芯粒，所述四层Open
‑
HBM 芯粒的每一层都与智能NoC交换机建立连接；所述智能NoC交换机的第一组接口与所述多层CPU芯粒的每一层连接，所述智能NoC交换机的第二组接口与所述多层GPU芯粒的每一层连接，所述智能NoC交换机的第三组接口与所述四层Open
‑
HBM 芯粒的每一子域连接；所述第三组接口的数量为第一组接口和第二组接口的数量之和；其中，所述四层Open
‑
HBM 芯粒中包括多个子域，每一子域对应于多层CPU芯粒或多层GPU芯粒；在所述智能NoC交换机确定任务的任务类型， 所述任务类型包括计算密集型任务和内存密集型任务，分别对应分配到多层CPU芯粒的任务和分配到多层CPU芯粒的任务。2.如权利要求1所述的一种基于开放式高带宽存储器接口的异构芯片集成系统，其特征在于，当所述多层CPU 芯粒或多层GPU 芯粒中的每层包括多个处理器核心时，需要进行层内连接；在多层处理器模块的每一层的基板上新增一个接口，所述接口与该层的每一个处理器核心都通信连接；在每一层内部设计局部互联网络LIN或片上互联网络OCN。3.如权利要求1所述的一种基于开放式高带宽存储器接口的异构芯片集成系统，其特征在于，根据任务的紧急程度、业务影响程度和任务依赖关系确定为每个任务设置优先级，其中优先级越高的任务对应的处理优先级越高；在智能NoC交换机中根据任务类型和优先级创建多个队列，以及维护多个任务优先级队列，且每个任务优先级队列对应一种任务类型和一种优先级，在所述任务优先级队列内部按照优先级排序；所述任务优先级队列包括：计算密集型高优先级队列、计算密集型中优先级队列、计算密集型低优先级队列，内存密集型高优先级队列、内存密集型中优先级队列、内存密集型低优先级队列。4.如权利要求1所述的一种基于开放式高带宽存储器接口的异构芯片集成系统，其特征在于，所述智能NoC交换机根据维护的所述多个任务优先级队列动态分配所述四层Open
‑
HBM 芯粒的多个子域。5.如权利要求4所...

【专利技术属性】
技术研发人员：王嘉诚，张少仲，张栩，
申请(专利权)人：中诚华隆计算机技术有限公司，
类型：发明
国别省市：