像素电路、驱动方法和显示装置及其背板制造方法及图纸

本申请实施例提供一种像素电路、驱动方法和显示装置及其背板。像素电路适于配置在显示装置的背板，其包括数据选择电路、锁存电路、驱动电路和开关电路。锁存电路用以在时间轴的基础上控制数据选择电路切换不同的数据路径。数据选择电路用以提供相对应的灰阶信号，让驱动电路产生相对应的发光信号，并经由开关电路提供至电致发光元件，使其在不同灰阶下发光。通过不同数据路径的切换，可达成高位元深度，并呈现像素的真实灰阶，改善因小数据区间所造成的灰阶混乱问题，并提升显示装置的画面质量。并提升显示装置的画面质量。并提升显示装置的画面质量。

【技术实现步骤摘要】
像素电路、驱动方法和显示装置及其背板


[0001]本申请涉及像素电路领域，尤其涉及一种适用于电致发光显示器的像素电路、驱动方法和显示装置及其背板

技术介绍

[0002]电致发光(Electroluminescence)显示器使用发光二极管(Light Emitting Diode,LED)或有机发光二极管(Organic Light Emitting Diode,OLED)作为发光器件,现今已广泛应用在消费级和工业级领域，其中显示画质的提升是显示器技术开发的一个重要且持续性的目标。而无论显示器的驱动基底为传统显示器采用的薄膜晶体管(Thin Film Transistor,TFT)工艺或微显示器(micro Display)采用的CMOS(Complementary Metal
‑
Oxide
‑
Semiconductor)工艺，皆对光电转换精度十分要求，其灰阶的精准定义决定了画质的优劣。
[0003]在这些显示器中，通常以模拟(analog)式的驱动方法做灰阶的数据精度(data precision)本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，适于调控电致发光元件的灰阶，所述像素电路包括：数据选择电路，用以接收第一数据电压和第二数据电压，并根据时间电压选择性的产生对应所述第一数据电压的第一灰阶信号以及对应所述第二数据电压的第二灰阶信号；锁存电路，耦接于所述数据选择电路，用以接收与传送所述时间电压；驱动电路，耦接于所述数据选择电路，用以响应所述第一灰阶信号而传送第一发光信号以及响应所述第二灰阶信号而传送第二发光信号；以及开关电路，分别耦接于所述驱动电路和所述电致发光元件，用以传送所述第一发光信号至所述电致发光元件，驱动所述电致发光元件以一位元深度的第一灰阶发光，或传送所述第二发光信号至所述电致发光元件，驱动所述电致发光元件以第二灰阶发光，其中所述第二灰阶为所述第一灰阶在所述位元深度下介于其上一灰阶或下一灰阶之间的多个次灰阶的其中之一。2.如权利要求1所述的像素电路，其特征在于，所述数据选择电路包括耦接在第一节点和第二节点之间的第一电容以及耦接于所述第二节点和第三节点之间的第二电容，所述数据选择电路还用以响应第三控制信号而接收参考电压，以及响应所述时间电压而选择传送所述参考电压至所述第二节点或所述第三节点，变动所述第一节点的电压准位，而对应的产生所述第一灰阶信号或所述第二灰阶信号；所述锁存电路还用以响应第一控制信号或第二控制信号而传送所述时间电压至所述数据选择电路；所述驱动电路耦接于所述第一节点，用以响应所述第一灰阶信号而传送所述第一发光信号以及响应所述第二灰阶信号而传送所述第二发光信号。3.如权利要求2所述的像素电路，其特征在于，所述数据选择电路还用以响应所述第一控制信号而传送所述第一数据电压至所述第一节点或所述第二节点以及传送所述第二数据电压至所述第三节点。4.如权利要求3所述的像素电路，其特征在于，所述数据选择电路还包括：第一晶体管，耦接于所述第一节点，其特征在于，用以响应所述第一控制信号而传送第一电压或所述第一数据电压至所述第一节点；第三晶体管，耦接于所述第三节点，用以响应所述第一控制信号而传送所述第二数据电压至所述第三节点；第五晶体管，耦接于所述第二节点和所述锁存电路之间，用以响应所述时间电压而传送所述参考电压至所述第二节点；第六晶体管，耦接于所述第三节点和所述锁存电路之间，用以响应所述时间电压而传送所述参考电压至所述第三节点；以及第八晶体管，分别耦接于所述第五晶体管和所述第六晶体管，用以响应所述第三控制信号而传送所述参考电压。5.如权利要求4所述的像素电路，其特征在于，所述第一晶体管包括栅极，用以响应所述第一控制信号；第一端，用以接收所述第一电压或所述第一数据电压；以及第二端，耦接至所述第一节点；所述第三晶体管包括栅极，用以响应所述第一控制信号；第一端，用以接收所述第二数据电压；以及第二端，耦接至所述第三节点；
所述第五晶体管包括栅极，耦接至所述锁存电路，用以响应所述时间电压；第一端，耦接至所述第八晶体管；以及第二端，耦接至所述第二节点；所述第六晶体管包括栅极，耦接至所述锁存电路，用以响应所述时间电压；第一端，耦接至所述第八晶体管；以及第二端，耦接至所述第三节点；所述第八晶体管包括栅极，用以响应所述第三控制信号；第一端，用以接收所述参考电压；以及第二端，分别耦接至所述第五晶体管和所述第六晶体管。6.如权利要求5所述的像素电路，其特征在于，所述第一晶体管的所述第一端用以接收所述第一电压，所述第一晶体管用以响应所述第一控制信号而传送所述第一电压至所述第一节点，且所述数据选择电路还包括第二晶体管，耦接于所述第二节点，用以响应所述第一控制信号而传送所述第一数据电压至所述第二节点。7.如权利要求6所述的像素电路，其特征在于，所述第二晶体管包括栅极，用以响应所述第一控制信号；第一端，用以接收所述第一数据电压；以及第二端，耦接至所述第二节点。8.如权利要求4所述的像素电路，其特征在于，所述第五晶体管为第一型晶体管，其余的晶体管为第二型晶体管。9.如权利要求2所述的像素电路，其特征在于，所述数据选择电路还包括：第三电容，其一端耦接于直流电压源，另一端耦接于所述第一电容和所述第二电容之间，用以稳定所述第一节点的电压准位。10.如权利要求2所述的像素电路，其特征在于，所述锁存电路还包括：一组背对背的反相器，耦接于第四节点，且所述第四节点耦接于所述数据选择电路，其中所述时间电压施加于所述第四节点，所述背对背的反相器用以保持所述第四节点的电压准位。11.如权利要求10所述的像素电路，其特征在于，所述背对背的反相器包括：第一反相器和第二反相器，所述第一反相器的第一输出端耦接于所述第二反相器的第二输入端，且所述第二反相器的第二输出端耦接于所述第一反相器的第一输入端，其中所述第四节点位于靠近所述第一输出端的一侧或靠近所述第二输出端的一侧。12.如权利要求11所述的像素电路，其特征在于，所述时间电压包括：第一时间电压和第二时间电压，所述锁存电路用以在第一时间阶段传送所述第一时间电压至所述第四节点以及在第二时间阶段传送所述第二时间电压至所述第四节点，所述数据选择电路用以响应所述第一时间电压而传送所述参考电压至所述第二节点，以及响应所述第二时间电压而传送所述参考电压至所述第三节点。13.如权利要求12所述的像素电路，其特征在于，所述第四节点位于靠近所述第一输出端的一侧，并且在靠近所述第二输出端的一侧具有第五节点，所述第一时间电压施加于所述第四节点，所述第二时间电压施加于所述第五节点，所述背对背的反相器还用以保持所述第五节点的电压准位。14.如权利要求13所述的像素电路，其特征在于，所述锁存电路还包括：第七晶体管，耦接至所述第四节点和/或所述第五节点，用以响应所述第二控制信号而传送所述第一时间电压和/或所述第二时间电压。15.如权利要求14所述的像素电路，其特征在于，所述锁存电路还包括：
第十一晶体管，耦接于所述第四节点，所述第十一晶体管用以响应所述第一控制信号而传送所述第一时间电压至所述第四节点，所述第七晶体管用以响应所述第二控制信号而传送所述第二时间电压至所述第四节点或所述第五节点。16.如权利要求2所述的像素电路，其特征在于，所述驱动电路包括：第四晶体管，包括栅极，耦接至所述第一节点，用以响应所述第一灰阶信号而产生所述第一发光信号以及响应所述第二灰阶信号而产生所述第二发光信号；第一端，用以接收第一电压；以及第二端，耦接至所述开关电路。17.如权利要求2所述的像素电路，其特征在于，所述开关电路包括：第九晶体管，包括栅极，用以响应发光控制信号而传送所述第一发光信号和所述第二发光信号；第一端，耦接至所述电致发光元件；以及第二端，耦接至所述驱动电路，用以接收所述第一发光信号和所述第二发光信号。18.如权利要求2所述的像素电路，其特征在于，还包括：复位电路，耦接至所述开关电路和所述电致发光元件之间，用以响应重置信号而传送另一参考电压至所述电致发光元件，以重置所述电致发光元件的电压准位。19.如权利要求18所述的像素电路，其特征在于，所述复位电路包括：第十晶体管，包括栅极，用以响应所述重置信号；第一端，用以接收所述另一参考电压；以及第二端，耦接至所述开关电路和所述电致发光元件之间。20.如权利要求3所述的像素电路，其特征在于，所述数据选择电路分别耦接于数据线、第一信号线以及第一信号支线，所述数据选择电路用以响应所述第一信号线的所述第一控制信号而传送所述数据线的所述第一数据电压至所述第一节点或所述第二节点，以及响应所述第一信号支线的第一分支控制信号而传送所述数据线的所述第二数据电压至所述第三节点。21.如权利要求20所述的像素电路，其特征在于，所述数据选择电路还包括：第一晶体管，分别耦接于所述第一信号线以及所述第一节点，用以响应所述第一控制信号而传送第一电压或所述第一数据电压至所述第一节点；第三晶体管，分别耦接于所述数据线、所述第一信号支线以及所述第三节点，用以响应所述第一分支控制信号而传送所述第二数据电压至所述第三节点；第五晶体管，耦接于所述第二节点和所述锁存电路之间，用以响应所述时间电压而传送所述参考电压至所述第二节点；第六晶体管，耦接于所述第三节点和所述锁存电路之间，用以响应所述时间电压而传送所述参考电压至所述第三节点；以及第八晶体管，分别耦接于所述第五晶体管和所述第六晶体管，用以响应所述第三控制信号而传送所述参考电压。22.如权利要求21所述的像素电路，其特征在于，所述数据选择电路还...

【专利技术属性】
技术研发人员：郑士嵩，涂聪琦，
申请(专利权)人：超炫科技股份有限公司，
类型：发明
国别省市：