数据发送器、数据接收器以及数据发送和接收系统技术方案

提供一种数据发送器、数据接收器以及数据发送和接收系统。所述数据发送器包括：发送电路，被配置为发送数据，所述数据包括交替的奇数数据和偶数数据。发送电路包括：第一触发器，被配置为接收奇数数据并生成时序重定的奇数数据；以及第二触发器，被配置为接收偶数数据并生成时序重定的偶数数据。所述数据发送器包括：时钟发送电路，被配置为将时钟信号供应到发送电路，时钟发送电路包括：时钟驱动器，被配置为将时钟信号发送到接收所述数据的接收器。置为将时钟信号发送到接收所述数据的接收器。置为将时钟信号发送到接收所述数据的接收器。

【技术实现步骤摘要】
数据发送器、数据接收器以及数据发送和接收系统
[0001]本申请要求于2022年2月18日提交的第10
‑
2022
‑
0021574号韩国专利申请的优先权，以及于2022年8月23日在韩国知识产权局提交的第10
‑
2022
‑
0105543号韩国专利申请的优先权，所述两个韩国专利申请的全部内容通过引用包含于此。


[0002]一些示例实施例涉及数据嵌入式时钟信令收发器和/或包括数据嵌入式时钟信令收发器的系统。

技术介绍

[0003]由于大规模并行短程存储器接口中的大量输入/输出(I/O)，用于发送数据的发送器和用于接收数据的接收器的面积增大。
[0004]由于存在对将时钟准确地分配给大量发送器和接收器的期望或需求，因此用于控制时钟的与时钟相关联的电路(例如，占空比校正(DCC)电路、占空比检测(DCD)电路等)可被包括在包括发送器和接收器的收发器中。
[0005]为了减少数据发送器和数据接收器的面积并且为了有效的使用，存在对消除与时钟相关联的电路的期望本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据发送器，包括：发送电路，被配置为发送数据，所述数据包括交替的奇数数据和偶数数据，发送电路包括：第一触发器，被配置为接收奇数数据并生成时序重定的奇数数据；以及第二触发器，被配置为接收偶数数据并生成时序重定的偶数数据；以及时钟发送电路，被配置为将时钟信号供应到发送电路，时钟发送电路包括：时钟驱动器，被配置为将时钟信号发送到接收所述数据的接收器。2.根据权利要求1所述的数据发送器，其中，发送电路还包括：数据调制驱动器和弱驱动器，被配置为接收时序重定的奇数数据和时序重定的偶数数据，并且生成具有调制的幅度的数据。3.根据权利要求2所述的数据发送器，其中，发送电路还包括：第一数控延迟线，被配置为接收通过使时钟信号反相而获得的反相时钟信号，以生成延迟的反相时钟信号。4.根据权利要求3所述的数据发送器，其中延迟的反相时钟信号被发送到数据调制驱动器，并且数据调制驱动器被配置为：根据延迟的反相时钟信号来生成所述具有调制的幅度的数据。5.根据权利要求2所述的数据发送器，其中，数据调制驱动器包括多个逻辑元件和多个晶体管。6.根据权利要求1所述的数据发送器，其中，发送电路还包括：第二数控延迟线，被配置为接收通过使时钟信号反相而获得的反相时钟信号，以生成延迟的反相时钟信号。7.根据权利要求6所述的数据发送器，其中，发送电路包括：弱驱动器，被配置为接收延迟的反相时钟信号，并且弱驱动器不被配置为接收奇数数据和偶数数据。8.根据权利要求1至7中任一项所述的数据发送器，其中，时钟信号被发送到第一触发器。9.根据权利要求1至7中任一项所述的数据发送器，其中，发送电路被配置为：生成通过针对重复高和低的信号来改变时钟信号的幅度而获得的具有调制的幅度的数据，并且将所述具有调制的幅度的数据发送到接收器。10.一种数据接收器，包括：接收电路，被配置为从发送器接收数据，并且从发送器接收时钟信号，其中，接收电路包括：第一类型电路，被配置为接收所述数据和时钟信号，并且在输入共模为低时对所述数据进行评估；以及第二类型电路，被配置为接收所述数据和时钟信号，并且在所述输入共模为高时对所述数据进行评估，其中，第一类型电路包括：第一比较器，被配置为接收所述数据和时钟信号以生成第一比较信号和第二比较信号；以及第一锁存器，被配置为接收第一比较信号和第二比较信号，并且第二类型电路包括：第二比较器，被配置为接收所述数据和时钟信号以生成第三比较信号和第四比较信号；以及第二锁存器，被配置为接收第三比较信号和第四比较信号。
11.根据权利要求10所述的...

【专利技术属性】
技术研发人员：金秉夑，徐在永，
申请(专利权)人：浦项工科大学校产学协力团，
类型：发明
国别省市：