一种阵列基板及显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板及显示装置，该阵列基板包括：衬底，以及依次设置在所述衬底上的薄膜晶体管层和绝缘保护层；所述薄膜晶体管层包括沿远离所述衬底的方向依次设置的有源区、栅极层、介质层和数据线结构，所述栅极层包括栅极和栅极走线结构；其中，在所述介质层中，位于第一信号线与第二信号线之间的区域的厚度大于所述介质层的其他区域的厚度。通过本发明专利技术提供了一种高可靠性的阵列基板及显示装置。置。置。

【技术实现步骤摘要】
一种阵列基板及显示装置


[0001]本专利技术涉及显示
，尤其涉及一种阵列基板及显示装置。

技术介绍

[0002]随着显示面板的发展，对阵列基板也提出了低功耗需求。由于顶栅型薄膜晶体管的短沟道特征能有效提升开态电流，显著提升显示效果和降低功耗，近年来在阵列基板领域得到迅速发展。
[0003]在追求阵列基板性能发展的同时，其面临的可靠性问题也急需改进。其中，数据走线与栅极走线之间的短路风险与介质层增厚导致的过孔质量问题难以兼顾，急需改进方案。

技术实现思路

[0004]鉴于上述问题，提出了本专利技术以便提供一种克服上述问题或者至少部分地解决上述问题的阵列基板及显示装置。
[0005]第一方面，提供一种阵列基板，包括：
[0006]衬底，以及依次设置在所述衬底上的薄膜晶体管层和绝缘保护层；
[0007]所述薄膜晶体管层包括沿远离所述衬底的方向依次设置的有源区、栅极层、介质层和数据线结构，所述栅极层包括栅极和栅极走线结构；
[0008]其中，在所述介质层中，位于第一信号线与第二信号线之间的区域的厚度大于所述介质层的其他区域的厚度。
[0009]可选的，所述第一信号线为栅极走线结构，所述第二信号线为数据线结构；所述数据线结构包括以下任一种或多种的组合：源极和漏极控制数据线、像素控制数据线、传感器控制数据线和电源数据线。
[0010]可选的，所述介质层包括叠置的第一介质层和第二介质层；其中，在所述第一介质层中，位于第一信号线与第二信号线之间的区域的厚度大于所述第一介质层的其他区域的厚度；或者，所述第一介质层设置于第一信号线与第二信号线之间的区域。
[0011]可选的，在第一信号线与第二信号线之间的区域，所述第一介质层的厚度为3000～8000埃，所述第二介质层的厚度为1500～4000埃；在所述介质层的所述其他区域，所述第一介质层的厚度为0～2000埃，所述第二介质层的厚度为1500～4000埃。
[0012]可选的，在第一信号线与第二信号线之间的区域，所述第一介质层的厚度与所述第二介质层的厚度的比值为1.5:1～2.5:1。
[0013]可选的，在第一信号线与第二信号线之间的区域，所述介质层的厚度为4500～12000埃；在所述介质层的所述其他区域，所述介质层的厚度为1500～4000埃。
[0014]可选的，所述介质层上开设有通孔，所述通孔位于所述介质层的所述其他区域。
[0015]可选的，所述薄膜晶体管层还包括：源漏极，位于所述介质层和所述绝缘保护层之间；所述源漏极与所述有源区的导通通孔，以及所述源漏极与所述衬底上遮光层的导通通
孔均设置在所述介质层的所述其他区域。
[0016]可选的，所述第一信号线为栅极走线结构，所述第二信号线为数据线结构；在所述介质层中，位于所述栅极走线结构与所述数据线结构之间的设置区域的厚度大于所述介质层的其他区域的厚度；在所述栅极走线结构与所述数据线结构交叠的区域，所述栅极走线结构呈环形；沿所述数据线结构的走线方向，所述设置区域跨接所述环形的两条对边。
[0017]第二方面，提供一种显示装置，包括：第一方面所述的阵列基板，其中，所述显示装置为显示面板或显示设备。
[0018]本专利技术实施例中提供的技术方案，至少具有如下技术效果或优点：
[0019]本专利技术实施例提供的阵列基板及显示装置，设置在阵列基板的薄膜晶体管层的介质层中，位于第一信号线与第二信号线之间的区域的厚度大于所述介质层的其他区域的厚度。这样，一方面通过设置第一信号线与第二信号线之间的介质层较厚，来有效降低第一信号线与第二信号线之间短路的风险，保证良率；另一方面通过设置介质层中的其他区域的厚度较薄，使得刻蚀形成过孔的位置处介质膜层较薄，从而简化过孔的制备工艺，也提高了过孔质量，进一步保证产品质量和良率。
[0020]上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其它目的、特征和优点能够更明显易懂，以下特举本专利技术的具体实施方式。
附图说明
[0021]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本专利技术的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
[0022]图1为本专利技术实施例中阵列基板的结构示意图一；
[0023]图2为本专利技术实施例中阵列基板的结构示意图二；
[0024]图3为本专利技术实施例中阵列基板的结构示意图三；
[0025]图4为本专利技术实施例中阵列基板的结构示意图四；
[0026]图5为本专利技术实施例中显示面板的结构示意图；
[0027]图6为本专利技术实施例中阵列基板的制备方法的流程示意图；
[0028]图7为本专利技术实施例中阵列基板的制备方法的工艺示意图一；
[0029]图8为本专利技术实施例中阵列基板的制备方法的工艺示意图二；
[0030]图9为本专利技术实施例中阵列基板的制备方法的工艺示意图三；
[0031]图10为本专利技术实施例中数据线结构与栅极走线结构交叠示意图；图11为本专利技术实施例中显示装置的结构示意图。
具体实施方式
[0032]下面将参照附图更详细地描述本公开的示例性实施例。
[0033]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制
造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0034]在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。在本公开的上下文中，相似或者相同的部件可能会用相同或者相似的标号来表示。
[0035]为了更好的理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行详细说明，应当理解本公开内容实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
[0036]需要说明的是，阵列基板采用顶栅型薄膜晶体管可以显著提升显示效果并且能有效降低功耗，但是随着显示产品逐渐向大尺寸、高分辨率方向发展，栅极走线结构、数据线结构等金属走线结构也越来越厚，进而需要更厚的介质层对其进行覆盖才能有效提高良率，避免短路。尤其是为了降低数据走线结构与栅极走线结构之间短路的风险，需要设置更厚的介质层对栅极走线结构进行覆盖。但本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底，以及依次设置在所述衬底上的薄膜晶体管层和绝缘保护层；所述薄膜晶体管层包括沿远离所述衬底的方向依次设置的有源区、栅极层、介质层和数据线结构，所述栅极层包括栅极和栅极走线结构；其中，在所述介质层中，位于第一信号线与第二信号线之间的区域的厚度大于所述介质层的其他区域的厚度。2.如权利要求1所述的阵列基板，其特征在于：所述第一信号线为栅极走线结构，所述第二信号线为数据线结构；所述数据线结构包括以下任一种或多种的组合：源极和漏极控制数据线、像素控制数据线、传感器控制数据线和电源数据线。3.如权利要求1所述的阵列基板，其特征在于：所述介质层包括叠置的第一介质层和第二介质层；其中，在所述第一介质层中，位于所述第一信号线与所述第二信号线之间的区域的厚度大于所述第一介质层的其他区域的厚度；或者，所述第一介质层设置于所述第一信号线与所述第二信号线之间的区域。4.如权利要求3所述的阵列基板，其特征在于：在所述第一信号线与所述第二信号线之间的区域，所述第一介质层的厚度为3000～8000埃，所述第二介质层的厚度为1500～4000埃；在所述介质层的所述其他区域，所述第一介质层的厚度为0～2000埃，所述第二介质层的厚度为1500～4000埃。5.如权利要求3所述的阵列基板，其特征在于：...

【专利技术属性】
技术研发人员：刘宁，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：