一种共源共栅级联功率及其制备方法技术

本发明专利技术涉及一种共源共栅级联功率器件及其制备方法，所述共源共栅级联功率器件包括耗尽型GaN管芯和增强型MOSFET管芯，耗尽型GaN管芯包括有源区和无源区，其中所述有源区包括由III

【技术实现步骤摘要】
一种共源共栅级联功率及其制备方法


[0001]本专利技术涉及一种半导体
，特别地涉及一种共源共栅级联功率及其制备方法。

技术介绍

[0002]在半导体器件领域，基于应用场景，常常需要将两个或两个以上的器件封装在一起构成一个具有一定功能的半导体器件，既能提高器件集成度，又减少了由于器件之间的外部电连接而引入的寄生参数，因而这种形式的器件得到了广泛的应用。
[0003]参见图1，图1是公告号为CN 218160367 U、名称为“Cascode封装结构”的中国专利技术专利公开的一种Cascode封装结构示意图。图中的Cascode器件包括金属
‑
氧化物半导体场效应晶体管(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor,简称金氧半场效晶体管或MOSFET)芯片和高电子迁移率晶体管(High electron mobility transistor,简称HEMT)芯片，HEMT芯片为一种氮化镓(GaN)基半导体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种共源共栅级联功率器件，其管芯结构包括：耗尽型GaN管芯，其包括有源区和无源区，其中所述有源区包括由III
‑
V族半导体层构成的第一异质结及HEMT源极、HEMT栅极和HEMT漏极，所述HEMT源极和HEMT漏极与所述第一异质结耦合；以及增强型MOSFET管芯，其包括MOSFET漏极、MOSFET源和极MOSFET栅极，所述增强型MOSFET管芯位于所述无源区上方；其中，所述HEMT源极与所述MOSFET漏极通过第一导电层电连接；所述耗尽型GaN管芯和所述增强型MOSFET管芯位于同一封装体中。2.根据权利要求1所述的共源共栅级联功率器件，其中所述第一导电层在所述有源区与所述HEMT源极电连接，并延伸至所述无源区，至少覆盖所述无源区的一部分；所述MOSFET漏极置于增强型MOSFET管芯下方，所述增强型MOSFET管芯位于所述第一导电层的上方，其下方的MOSFET漏极与所述第一导电层电连接。3.根据权利要求1所述的共源共栅级联功率器件，其中所述无源区为经过对所述耗尽型GaN管芯刻蚀后得到的区域，所述无源区的厚度小于所述有源区的厚度。4.根据权利要求1所述的共源共栅级联功率器件，其中所述耗尽型GaN管芯的所述无源区包括一个或多个无源器件。5.根据权利要求4所述的共源共栅级联功率器件，其中所述无源器件选自以下器件中的一者，或者由任意多个以下器件构成的多个器件群组中的一者或多者：二极管、电阻、电容和电感。6.根据权利要求5所述的共源共栅级联功率器件，其中所述无源器件为电容，所述第一导电层作为所述电容的第一极板。7.根据权利要求6所述的共源共栅级联功率器件，其中所述第二区域包括由III
‑
V族半导体层构成的第二异质结，所述第二异质结形成一个导电平面，所述导电平面作为所述电容的第二极板；所述第二异质结与所述第一区域电绝缘。8.根据权利要求5所述的共源共栅级联功率器件，其中还包括位于所述耗尽型GaN管芯表面的第二导电层，其中所述第一导电层与所述无源器件的第一连接端电连接，所述无源器件的第二连接端与所述第二导电层电连接。9.一种共源共栅级联功率器件的制备方法，其中包括：提供耗尽型GaN管芯，其包括有源区和无源区，其中所述有源区包括由III
‑
V族半导体层构成的第一异质结及HEMT源极、HEMT栅极和HEMT漏极，所述HEMT源极和HEMT漏极与所述第一异质结耦合；在所述耗尽型GaN管芯的所述无源区的上方提供增强型MOSFET管芯；以及在...

【专利技术属性】
技术研发人员：王乐知，黎子兰，
申请(专利权)人：广东致能科技有限公司，
类型：发明
国别省市：