像素电路、驱动电路及其驱动方法技术

本申请涉及一种像素电路、驱动电路及其驱动方法，其中像素电路包括：驱动晶体管用于生成驱动电流以驱动发光元件发光；数据写入模块的第一端与驱动晶体管的第一端电连接，数据写入模块的控制端用于接收第一扫描信号，数据写入模块的第二端用于接收数据信号，驱动晶体管的第一端用于接收电源电压；存储模块分别与驱动晶体管的栅极、驱动晶体管的第一端电连接；偏置调节模块的第一端用于接收数据信号，偏置调节模块的控制端用于接收第二扫描信号，偏置调节模块的第二端与驱动晶体管的第一端电连接，第一扫描信号和第二扫描信号在数据写入阶段同时输出有效电平，复用了数据信号，无需额外引入一个信号，降低了工艺难度和功耗，提高了良率。了良率。了良率。

【技术实现步骤摘要】
像素电路、驱动电路及其驱动方法


[0001]本申请涉及显示
，特别是涉及像素电路、驱动电路、像素电路的驱动方法及驱动电路的驱动方法。

技术介绍

[0002]有机发光二极管(Organic Light Emitting Diode，OLED)具有自发光、响应快、色域宽、视角大、亮度高等特点，能够制作薄型化显示装置、以及柔性显示装置，而逐渐成为目前显示
研究的重点。有机发光二极管需要电流驱动，应用在显示领域时，通过控制像素电路中的驱动晶体管向有机发光二极管提供驱动电流以使得有机发光二极管发光，而且需要向有机发光二极管提供稳定的驱动电流以保证在应用中的显示性能。而像素电路中的驱动晶体管在长期工作后会存在阈值电压漂移的问题，影响显示效果。
[0003]相关技术中，为了解决驱动晶体管长期工作后阈值电压出现偏移或滞后的问题，通过引入一个额外的信号对驱动晶体管进行复位，但是这无疑增加了布线(layout)难度以及工艺制造难度，降低良率，还增加了信号密度，使得各信号间的寄生电容增大，增大了功耗。

技术实现思路

[0004]基于此，有必要针对上述技术问题，提供一种像素电路、驱动电路、像素电路的驱动方法及驱动电路的驱动方法，在不额外引入信号的条件下，解决驱动晶体管长期工作后阈值电压偏移的问题，以降低良率和功耗。
[0005]第一方面，本申请提供了一种像素电路，所述像素电路包括：
[0006]驱动晶体管，用于生成驱动电流，以驱动发光元件发光；
[0007]数据写入模块，所述数据写入模块的第一端与所述驱动晶体管的第一端电连接，所述数据写入模块的控制端用于接收第一扫描信号，所述数据写入模块的第二端用于接收数据信号；其中，所述驱动晶体管的第一端用于接收电源电压；
[0008]存储模块，分别与所述驱动晶体管的栅极、所述驱动晶体管的第一端电连接；
[0009]偏置调节模块，所述偏置调节模块的第一端用于接收所述数据信号，所述偏置调节模块的控制端用于接收第二扫描信号，所述偏置调节模块的第二端与所述驱动晶体管的第一端电连接；其中，所述第一扫描信号和所述第二扫描信号在数据写入阶段同时输出有效电平。
[0010]第二方面，本申请提供了一种驱动电路，所述驱动电路包括：
[0011]上述第一方面提供的像素电路；
[0012]栅极驱动电路，分别与所述像素电路的数据写入模块的控制端、所述偏置调节模块的控制端电连接，用于同时向所述数据写入模块提供第一扫描信号，以及向偏置调节模块提供所述第二扫描信号。
[0013]第三方面，本申请提供了一种像素电路的驱动方法，应用于上述第一方面提供的
像素电路，所述像素电路的驱动方法包括数据写入阶段和保持阶段；其中，
[0014]在所述数据写入阶段，所述像素电路的数据写入模块在第一扫描信号的控制下以及所述像素电路的偏置调节模块在第二扫描信号的控制下同时接收数据信号，并将接收到的所述数据信号写入至驱动节点，所述像素电路的存储模块存储所述驱动节点在写入所述数据信号时的第一电位；其中，所述驱动节点为所述数据写入模块与所述像素电路的驱动晶体管的第一端之间的连接点，所述驱动晶体管的第一端用于接收电源电压；
[0015]在所述保持阶段，所述像素电路的偏置调节模块在第二扫描信号的控制下接收所述数据信号，对所述驱动晶体管的第一端进行复位以调节驱动晶体管的偏置状态。
[0016]第四方面，本申请提供了一种驱动电路的驱动方法，应用于第二方面提供的驱动电路，所述驱动电路的驱动方法包括数据写入阶段；其中，
[0017]在所述数据写入阶段的子阶段，所述驱动电路中栅极驱动电路的节点控制模块的两个控制端分别对应接收第一时钟信号和第二时钟信号，所述节点控制模块的多个输入端分别对应接收第一电源信号、第二电源信号、输入信号和所述第一时钟信号，以在所述第一时钟信号、所述第二时钟信号的控制下，根据所述第一电源信号、第二电源信号和所述输入信号控制第一节点的第一节点电压和第二节点的第二节点电压，以使所述栅极驱动电路的第一输入模块在所述第二时钟信号的控制下，输出第二扫描信号，以及使所述栅极驱动电路的第二输出模块在第三时钟信号的控制下，输出第一扫描信号。
[0018]本申请实施例提供的像素电路、驱动电路及其驱动方法，其中像素电路包括驱动晶体管、数据写入模块、存储模块和偏置调节模块，数据写入模块用于在第一扫描信号的控制下将数据信号写入驱动晶体管的第一端，偏置调节模块用于在第二扫描信号的控制下将数据信号写入驱动晶体管的第一端，其中，第一扫描信号和第二扫描信号在数据写入阶段同时输出有效电平，由于偏置调节模块复用了数据写入模块的数据信号，因此，无需额外引入一个信号，也能对驱动晶体管的偏置状态进行调节，改善了驱动管长期工作后特性偏移或滞后现象，使得在一帧内发光元件的电流更加稳定，从而降低低频显示下的闪烁现象，提高了显示效果，还降低了工艺难度和功耗，提高了良率。
附图说明
[0019]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0020]图1为一种像素电路的结构示意图；
[0021]图2为本申请实施例提供的一种像素电路的结构示意图；
[0022]图3为本申请实施例提供的一种像素电路的信号时序示意图；
[0023]图4为本申请实施例提供的另一种像素电路的结构示意图；
[0024]图5为本申请实施例提供的另一种像素电路的结构示意图；
[0025]图6为本申请实施例提供的另一种像素电路的结构示意图；
[0026]图7为本申请实施例提供的另一种像素电路的结构示意图；
[0027]图8为本申请实施例提供的另一种像素电路的结构示意图；
[0028]图9为本申请实施例提供的另一种像素电路中各信号的时序示意图；
[0029]图10为本申请实施例提供的另一种像素电路的结构示意图；
[0030]图11为本申请实施例提供的另一种像素电路的结构示意图；
[0031]图12为本申请实施例提供的另一种像素电路的结构示意图；
[0032]图13为本申请实施例提供的一种驱动电路的结构示意图；
[0033]图14为本申请实施例提供的一种栅极驱动电路的结构示意图；
[0034]图15为本申请实施例提供的栅极驱动电路中各信号的时序示意图；
[0035]图16为本申请实施例提供的另一种栅极驱动电路的结构示意图；
[0036]图17为本申请实施例提供的另一种栅极驱动电路的结构示意图；
[0037]图18为本申请实施例提供的另一种栅极驱动电路的结构示意图；
[0038]图19为本申请实施例提供的另一种栅极驱动电路的结构示意图；
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，包括：驱动晶体管，用于生成驱动电流，以驱动发光元件发光；数据写入模块，所述数据写入模块的第一端与所述驱动晶体管的第一端电连接，所述数据写入模块的控制端用于接收第一扫描信号，所述数据写入模块的第二端用于接收数据信号；其中，所述驱动晶体管的第一端用于接收电源电压；存储模块，分别与所述驱动晶体管的栅极、所述驱动晶体管的第一端电连接；偏置调节模块，所述偏置调节模块的第一端用于接收所述数据信号，所述偏置调节模块的控制端用于接收第二扫描信号，所述偏置调节模块的第二端与所述驱动晶体管的第一端电连接；其中，所述第一扫描信号和所述第二扫描信号在数据写入阶段同时输出有效电平。2.根据权利要求1所述的像素电路，其特征在于，所述第二扫描信号的频率高于所述第一扫描信号的频率。3.根据权利要求1所述的像素电路，其特征在于，在保持阶段，所述第二扫描信号具有有效电平，所述第一扫描信号为无效电平信号。4.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：第一初始化模块，所述第一初始化模块的控制端用于接收所述第二扫描信号，所述第一初始化模块的第一端分别与所述驱动晶体管的第二端、所述发光元件的阳极电连接，所述第一初始化模块的第二端用于接收第一初始化信号。5.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括第一发光控制模块和第二发光控制模块；其中，所述第一发光控制模块的控制端用于接收发光控制信号，所述第一发光控制模块的第一端与所述驱动晶体管的第一端电连接，所述第一发光控制模块的第二端用于接收所述电源电压；所述第二发光控制模块的控制端用于接收所述发光控制信号，所述第二发光控制模块的第一端与所述发光元件的阳极电连接，所述第二发光控制模块的第二端与所述驱动晶体管的第二端电连接。6.根据权利要求1所述的像素电路，所述像素电路还包括：第二初始化模块，所述第二初始化模块的控制端用于接收第三扫描信号，所述第二初始化模块的第一端与所述驱动晶体管的栅极电连接，所述第二初始化模块的第二端用于接收第二初始化信号；阈值补偿模块，所述阈值补偿模块的控制端用于接收所述第一扫描信号，所述阈值补偿模块的第一端与所述驱动晶体管的栅极电连接，所述阈值补偿模块的第二端与所述驱动晶体管的第二端电连接。7.一种驱动电路，其特征在于，包括：如权利要求1
‑
6任一项所述的像素电路；栅极驱动电路，分别与所述像素电路的数据写入模块的控制端、所述偏置调节模块的控制端电连接，用于同时向所述数据写入模块提供第一扫描信号，以及向偏置调节模块提供所述第二扫描信号。8.根据权利要求7所述的驱动电路，其特征在于，所述栅极驱动电路包括：
节点控制模块，所述节点控制模块的两个控制端分别用于对应接收第一时钟信号和第二时钟信号，所述节点控制模块的多个输入端分别用于对应接收第一电源信号、第二电源信号、输入信号和所述第一时钟信号，所述节点控制模块的两个输出端分别对应连接第一节点和第二节点，所述节点控制模块用于在所述第一时钟信号、所述第二时钟信号的控制下，根据所述第一电源信号、第二电源信号和所述输入信号控制所述第一节点的第一节点电压、所述第二节点的第二节点电压；第一输出模块，所述第一输出模块的两个控制端分别与所述第一节点和所述第二节点电连接，所述第一输出模块的第一输出端与所述偏置调节模块的控制端电连接，所述第一输出模块用于根据接收到的所述第一节点电压、所述第二节点电压、所述第一电源信号和所述第二时钟信号控制所述第一输出端输出所述第二扫描信号；第二输出模块，所述第二输出模块的两个控制端分别与所述第一节点和所述第二节点电连接，所述第二输出模块的第二输出端与所述数据写入模块的控制端电连接，所述第二输出模块用于根据接收的所述第一节点电压、所述第二节点电压、所述第一电源信号和第三时钟信号控制所述第二输出端输出所述第一扫描信号。9.根据权利要求8所述的驱动电路，其特征在于，在所述数据写入阶段的至少部分子阶段，所述第一时钟信号和所述第二时钟信号的电平状态相反；在保持阶段，持续提供与所述数据写入阶段相同的所述第一时钟信号和所述第二时钟信号，且所述第三时钟信号为无效电平信号。10.根据权利要求8所述的驱动电路，其特征在于，所述第一输出模块包括第一晶体管、第二晶体管和第一电容；其中，所述第一晶体管的控制端与所述第二节点电连接，所述第一晶体管的第一端用于接收所述第一电源信号，所述第一晶体管的第二端与所述第二晶体管的第一端电连接，所述第一晶体管的第二端作为所述第一输出端，用于输出所述第二扫描信号；所述第二晶体管的控制端与所述第一节点电连接，所述第二晶体管的第二端用于接收所述第二时钟信号；所述第一电容的第一端与所述第二晶体管的第一端电连接，所述第一电容的第二端与所述第二晶体管的控制端电连接。11.根据权利要求8所述的驱动电路，其特征在于，所述第二输出模块包括第三晶体管、第四晶体管和第二电容；其中，所述第三晶体管的控制端与所述第二节点电连接，所述第三晶体管的第一端用于接收所述第一电源信号，所述第三晶体管的第二端与所述第四晶体管的第一端电连接，所述第三晶体管的第二端作为所述第二输出端，用于输出所述第一扫描信号；所述第四晶体管的控制端与所述第一节点电连接，所述第四晶体管的第二端用于接收所述第三时钟信号；所述第二电容的第一端与所述第四晶体管的第一端电连接，所述第二电容的第二端与所述第四晶体管的控制端电连接。12.根据权利要求8所述的驱动电路，其特征在于，所述节点控制模块包括第五晶体管、第六晶体管、第七晶体管和第八晶体管；其中，所述第五晶体管的控制端用于接收所述第二时钟信号，所述第五晶体管的第一端与所
述第六晶体管的第二端电连接，所述第五晶体管的第二端与所述第一节点电连接...

【专利技术属性】
技术研发人员：李伟明，马向文，敦栋梁，
申请(专利权)人：湖北长江新型显示产业创新中心有限公司，
类型：发明
国别省市：