一种像素电路、显示面板及显示装置制造方法及图纸

本申请公开了一种像素电路、显示面板及显示装置，该像素电路包括：第一电容模块，第一电容模块的第一端连接第一电压源；驱动模块，驱动模块的第一端连接第一电容模块的第二端；第二电容模块，第二电容模块的第一端连接驱动模块的第一端，第二电容模块的第二端连接驱动模块的控制端；数据写入模块，数据写入模块的第一端连接数据线，数据写入模块的第二端连接驱动模块的控制端，数据写入模块的第三端连接第二扫描线，以用于将数据线上的数据电压提供至驱动模块的控制端；发光模块，发光模块的第一端连接驱动模块的第二端，发光模块第二端连接第二电压源。通过上述方式，本申请的像素电路既保证了高刷新显示功能，又保证了较好的补偿效果。效果。效果。

【技术实现步骤摘要】
一种像素电路、显示面板及显示装置


[0001]本申请涉及显示面板
，特别是涉及一种像素电路、显示面板及显示装置。

技术介绍

[0002]现今，随着显示技术的不断发展，人们对提升屏体刷新率的需求也日益增加，但传统的显示面板中的像素电路通常采用的是7T1C(7个晶体管1个电容)电路，而由于该7T1C电路中的充电电容Cst容值通常是固定的，其充电时间存在限制，因此，在该7T1C电路进行Vdata(数据电压信号)写入补偿时，由于高刷新显示下行时间缩短，存在高频显示补偿不足的问题。

技术实现思路

[0003]本申请主要解决的技术问题是提供一种像素电路、显示面板及显示装置，能够解决现有技术中的像素电路在高频显示时，存在补偿不足的问题。
[0004]为解决上述技术问题，本申请采用的一个技术方案是：提供一种像素电路，其中，该像素电路包括：第一电容模块，第一电容模块的第一端连接第一电压源；驱动模块，驱动模块的第一端连接第一电容模块的第二端；第二电容模块，第二电容模块的第一端连接驱动模块的第一端，第二电容模块的第二端连接驱动模块的控制端；数据写入模块，数据写入模块的第一端连接数据线，数据写入模块的第二端连接驱动模块的控制端，数据写入模块的第三端连接第二扫描线，以用于将数据线上的数据电压提供至驱动模块的控制端；发光模块，发光模块的第一端连接驱动模块的第二端，发光模块第二端连接第二电压源。
[0005]其中，像素电路还包括初始化模块，初始化模块的第一端连接驱动模块的控制端，初始化模块的第二端连接基准电压线，初始化模块的第三端连接第一扫描线，以用于控制将初始电压写入第二电容模块的第二端。
[0006]其中，初始化模块包括第一初始化晶体管和第二初始化晶体管，第一初始化晶体管的第一端连接驱动模块的控制端，第一初始化晶体管的第二端连接第二初始化晶体管的第一端，第一初始化晶体管的第三端连接第二初始化晶体管的第三端和第一扫描线。
[0007]其中，像素电路还包括补偿模块，补偿模块的第一端连接初始化模块的第二端，补偿模块的第二端连接驱动模块的第二端，补偿模块的第三端连接第三扫描线，以用于控制与初始化模块相互配合将初始电压写入发光模块的第一端，并控制驱动模块的控制端与驱动模块的第二端之间连通。
[0008]其中，补偿模块包括第一补偿晶体管和第二补偿晶体管，第一补偿晶体管的第一端连接初始化模块的第二端，第一补偿晶体管的第二端连接第二补偿晶体管的第一端，第一补偿晶体管的第三端连接第二补偿晶体管的第三端和第一扫描线，第二补偿晶体管的第二端连接驱动模块的第二端。
[0009]其中，像素电路还包括发光控制模块，发光控制模块的第一端连接第一电压源，发光控制模块的第二端连接驱动模块的第一端，发光控制模块的第三端连接发射信号线，以
用于控制第一电压源与驱动模块的第一端之间的连通。
[0010]其中，第一电压源为恒流源。
[0011]其中，驱动模块包括三极管、薄膜晶体管以及场效应晶体管中的一种。
[0012]为解决上述技术问题，本申请采用的另一个技术方案是：提供一种显示面板，其中，该显示面板包括相连接的驱动电路和像素电路；其中，该像素电路为如上任一项所述的像素电路。
[0013]为解决上述技术问题，本申请采用的又一个技术方案是：提供一种显示装置，其中，该显示装置包括相连接的系统电源和显示面板；其中，该显示面板为如上所述的显示面板。
[0014]本申请的有益效果是：区别于现有技术，本申请提供的像素电路中的第一电容模块的第一端连接第一电压源，驱动模块的第一端连接第一电容模块的第二端，第二电容模块的第一端和第二端分别连接驱动模块的第一端和驱动模块的控制端，数据写入模块的第一端、第二端以及第三端分别连接数据线、驱动模块的控制端以及第二扫描线，发光模块的第一端和第二端分别连接驱动模块的第二端和第二电压源，以能够借助于第一电容模块与第二电容模块的相互配合实现对驱动模块阈值电压的补偿，并通过数据写入模块将数据线上的数据电压直接提供至驱动模块的控制端，以将数据电压的写入和驱动模块阈值电压的补偿阶段分开，并通过数据电压的直写缩短数据电压的写入时间，而补偿时间不受行时间的限制，从而能够既满足缩短行时间实现高刷显示，又满足补偿效果不受影响。
附图说明
[0015]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：
[0016]图1是本申请像素电路第一实施方式的结构示意图；
[0017]图2是本申请像素电路第二实施方式的结构示意图；
[0018]图3是图2中像素电路的一具体实施例的结构示意图；
[0019]图4是图3中的像素电路的驱动方法所对应的控制信号的时序示意图；
[0020]图5是图3中的像素电路灰阶展开仿真结果的示意图；
[0021]图6是本申请显示面板一实施方式的结构示意图；
[0022]图7是本申请显示装置一实施方式的结构示意图。
具体实施方式
[0023]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0024]本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第
三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后
……
)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0025]在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
[0026]下面结合附图和实施例对本申请进行详细的说明。
[0027]请参阅图1，图1是本申请像素电路本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，所述像素电路包括：第一电容模块，所述第一电容模块的第一端连接第一电压源；驱动模块，所述驱动模块的第一端连接所述第一电容模块的第二端；第二电容模块，所述第二电容模块的第一端连接所述驱动模块的第一端，所述第二电容模块的第二端连接所述驱动模块的控制端；数据写入模块，所述数据写入模块的第一端连接数据线，所述数据写入模块的第二端连接所述驱动模块的控制端，所述数据写入模块的第三端连接第二扫描线，以用于将所述数据线上的数据电压提供至所述驱动模块的控制端；发光模块，所述发光模块的第一端连接所述驱动模块的第二端，所述发光模块第二端连接第二电压源。2.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括初始化模块，所述初始化模块的第一端连接所述驱动模块的控制端，所述初始化模块的第二端连接基准电压线，所述初始化模块的第三端连接第一扫描线，以用于控制将初始电压写入所述第二电容模块的第二端。3.根据权利要求2所述的像素电路，其特征在于，所述初始化模块包括第一初始化晶体管和第二初始化晶体管，所述第一初始化晶体管的第一端连接所述驱动模块的控制端，所述第一初始化晶体管的第二端连接所述第二初始化晶体管的第一端，所述第一初始化晶体管的第三端连接所述第二初始化晶体管的第三端和所述第一扫描线。4.根据权利要求2所述的像素电路，其特征在于，所述像素电路还包括补偿模块，所述补偿模块的第一端连接所述初始化模块的第二端，所述补偿模块的第二端连接所述驱动模块的第二端，所述补偿模块的第三端连接第三扫...

【专利技术属性】
技术研发人员：郭子栋，程芸，
申请(专利权)人：合肥维信诺科技有限公司，
类型：新型
国别省市：