一种基于开关电容时序实现的适用于ADC的全差分缓冲器制造技术

本发明专利技术提供了一种基于开关电容时序实现的适用于ADC的全差分缓冲器，其特征在于，包括第一电容阵列、第二电容阵列、放大器、反馈电容Cf和开关sw1、开关sw1

【技术实现步骤摘要】
一种基于开关电容时序实现的适用于ADC的全差分缓冲器


[0001]本专利技术涉及集成电路
，具体地说是一种基于开关电容时序实现的适用于ADC的全差分缓冲器。

技术介绍

[0002]在一个完整的ADC(analog
‑
digital convertor，模拟数字转换器)系统中，包含ADC电路，基准电路，基准信号缓冲器，如图1所示，基准信号产生基准电压Vin_ref，基准电压缓冲器输出满量程(Full Scale)电压Vref给ADC。其中Vin_p为正极性的输入信号电压，Vin_n为负极性的输入电压信号且VIN＝Vin_p
‑
Vin_n，Vrefp为正极性的ADC满量程电压，Vrefn为负极性的ADC满量程电压，Vref_adc为ADC基准电压，也就是满量程电压，Data为ADC的数据输出。
[0003]常规的基准信号缓冲器输出电压一般为单端，ADC的满量程电压一般是连接到Vref(基准电压)和VSS(芯片的地)。当芯片的电源噪声较大时，会影响Vref电压，从而影响到ADC的满量程电压。此种结构要本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于开关电容时序实现的适用于ADC的全差分缓冲器，其特征在于，包括第一电容阵列(101)、第二电容阵列(103)、放大器(102)、反馈电容Cf、开关sw1、开关sw1
′
、开关sw2、开关sw2
′
、开关sw3、开关sw3
′
、开关sw4和开关sw4
′
，其中所述开关sw1连接到正极性的输入信号电压Vin_refp和所述第一电容阵列(101)的输入端之间，所述开关sw4其中一端连接到所述第一电容阵列(101)的输入端，另一端连接到所述放大器(102)的反向输出端和正极性的输出信号电压Vo_refp之间，所述开关sw2连接在所述第一电容阵列(101)的输出端和共模电压Vcm之间，所述开关sw3连接到所述第一电容阵列(101)和所述放大器(102)的正向输入端之间；所述开关sw1
′
的连接到负极性的输入信号电压Vin_refn和所述第二电容阵列(103)的输入端之间，所述开关sw4
′
其中一端连接到所述第二电容阵列(103)的输入端，另一端连接到所述放大器(102)的正向输出端和负极性的输出信号电压Vo_refn之间，所述开关sw2
′
连接在所述第二电容阵列(103)的输出端和共模电压Vcm之间，所述开关sw3
′
连接到所述第二电容阵列(103)和所述放大器(102)的反向输入端之间；所述反馈电容Cf有两个，其中一个所述反馈电容Cf的两边分别连接到所述放大器(102)的正向输入端和反向输出端，另一个所述反馈电容Cf的两边分别连接到所述放大器(102)的反向输入端和正向输出端。2.根据权利要求1所述的一种基于开关电容时序实现的适用于ADC的全差分缓冲器，其特征在于，所述电容阵列(101)和所述第二电容阵列(103)在此缓冲器电路的采样阶段将电容并联以采集输入电压Vin_ref；Vin_ref＝Vin_refp
‑
Vin_refn在放大阶段将电容串联或者并联得到不同比例的输出电压Vo_ref；Vo_ref＝Vo_refp
‑
Vo_refn从而使得缓冲器的输出电压Vo_ref可以对输入电压Vin_ref进行不同比例的放大。3.根据权利要求1所述的一种基于开关电容时序实现的适用于ADC的全差分缓冲器，其特征在于，所述放大器(102)通过与所述反馈电容Cf组成负反馈环路，使得差分输入电压为零，并与所述电容阵列(101)和所述第二电容阵列(103)配合实现输出电压放大的功能。4.根据权利要求1所述的一种基于开关电容时序实现的适用于ADC的全差分缓冲器，其特征在于，所述开关sw1、所述开关sw1
′
、所述开关sw2、所述开关sw2
′
、所述开关sw3、所述开关sw3
′
、所述开关sw4和所述开关sw4
′
实现采样和放大两个相位的连接关系，并配合下一级ADC电路的时序，在采样阶段采集输入电压Vin_ref，在放大阶段对所述反馈电容Cf充电，使输出电压Vo_ref实现一定的放大倍数K；通过不断的对所述反馈电容Cf进行...

【专利技术属性】
技术研发人员：郎君，
申请(专利权)人：微传智能科技常州有限公司，
类型：发明
国别省市：