一种视频控制设备制造技术

本实用新型专利技术提供一种视频控制设备，涉及视频处理领域，该视频控制设备可以有效减少视频源接入时的所需的数据传输通道数，以提高视频控制设备接入视频源的路数。该视频控制设备包括：视频源芯片、辅助芯片以及主控芯片；其中：视频源芯片，与辅助芯片电连接，用于向辅助芯片发送第一并行视频信号；辅助芯片与主控芯片的普通IO接口电连接，用于将从视频源芯片接收的第一并行视频信号，减少其数据信号的传输通道数得到第二并行视频信号，向主控芯片发送第二并行视频信号；主控芯片，用于处理从辅助芯片接收的第二并行视频信号。片接收的第二并行视频信号。片接收的第二并行视频信号。

【技术实现步骤摘要】
一种视频控制设备


[0001]本技术涉及视频处理领域，尤其涉及一种视频控制设备。

技术介绍

[0002]近年来，随着科学技术的发展，在视频处理领域，视频的数据量越来越大，且对实时性以及传输效果的要求越来越高。现有的视频控制设备中，一般内置有可编程逻辑阵列(field
‑
programmable gate array，FPGA)芯片，FPGA芯片用于接收多个视频源信号以实现视频的处理和控制。
[0003]现有的视频源信号，通常为高速串行信号。部分FPGA芯片设置有特有的接口能够接收并处理高速串行信号。但是这些特有的接口数量较少，不能处理过多的高速串行信号。因此一般将高速串行信号转换为FPGA芯片上的普通接口可以接收的并行视频信号。但是，接收并行视频信号需要的管脚较多，在接入多个视频源信号时，容易导致FPGA芯片的管脚不够用。

技术实现思路

[0004]本申请实施例提供了一种视频控制设备，该视频控制设备可以有效减少视频源接入时的所需的数据信号的传输通道数，以提高视频控制设备接入视频源的路数。
[0005]第一方面，本申请提供了一种视频控制设备，该视频控制设备包括：视频源芯片、辅助芯片以及主控芯片；其中：视频源芯片，与辅助芯片电连接，用于向辅助芯片发送第一并行视频信号；辅助芯片与主控芯片的普通IO接口电连接，用于将从视频源芯片接收的第一并行视频信号，减少其数据信号的传输通道数得到第二并行视频信号，向主控芯片发送第二并行视频信号；主控芯片，用于处理从辅助芯片接收的第二并行视频信号。
[0006]一种可能的实现方式中，第一并行视频信号中的数据信号采用单边沿采样，辅助芯片包括：第一信号转换器件，与视频源芯片电连接，用于将第一并行视频信号中，单边沿采样的数据信号转换为双边沿采样的数据信号；第一信号合并器件，与第一信号转换器件电连接，用于获取包括双边沿采样的数据信号及第一并行视频信号的时控信号的第二并行视频信号。
[0007]另一种可能的实现方式中，上述主控芯片，包括：第二信号转换器件，通过普通IO接口与第一信号合并器件电连接，用于将第二并行视频信号中，双边沿采样的数据信号转换为单边沿采样的数据信号。第二信号合并器件，与第二信号转换器件电连接，用于获取包括单边沿采样的数据信号及时控信号的第一并行视频信号；第一信号处理器件，与第二信号合并器件电连接，用于处理第一并行视频信号。
[0008]又一种可能的实现方式中，第二并行视频信号的数据信号的传输通道数，为第一并行视频信号的数据信号的传输通道数的一半。
[0009]又一种可能的实现方式中，第一并行视频信号包括24通道的数据信号及X通道的时控信号；第二并行视频信号包括12通道的数据信号及X通道的时控信号；其中，X为正整
数。
[0010]又一种可能的实现方式中，时控信号包括时钟信号和控制信号。
[0011]又一种可能的实现方式中，在控制信号包含在数据信号中传输的情况下，X为1；在控制信号独立于数据信号传输的情况下，X为4。
[0012]又一种可能的实现方式中，辅助芯片为FPGA芯片，主控芯片为FPGA芯片。
[0013]又一种可能的实现方式中，上述视频源芯片，包括：信号转发电路，用于发送高速串行信号；第三信号转换器件，与信号转发电路电连接，与辅助芯片电连接，用于将高速串行信号转换为第一并行视频信号。
[0014]又一种可能的实现方式中，主控芯片还包括专用高速串行IO接口，主控芯片还包括：第二信号处理器件，通过专用高速串行IO接口与信号转发电路电连接，用于接收并处理高速串行信号。
[0015]本申请提供的视频控制设备，通过在主控芯片与视频源芯片之间的辅助芯片，减小并行视频信号的数据信号传输通道数，可以有效减少视频源在接入主控芯片时的所需的数据信号线数量，以提高主控芯片接入并处理视频源的路数。
[0016]第二方面，本申请提供一种信号传输方法，应用于控制装置，控制装置包括主控芯片及辅助芯片，辅助芯片与主控芯片的普通IO接口；方法包括：辅助芯片从视频源芯片接收第一并行视频信号，减少其数据信号的传输通道数得到第二并行视频信号，向主控芯片发送第二并行视频信号；主控芯片从辅助芯片接收第二并行视频信号并处理。
[0017]一种可能的实现方式中，第一并行视频信号中的数据信号采用单边沿采样，方法还包括：辅助芯片将第一并行视频信号中，单边沿采样的数据信号转换为双边沿采样的数据信号；辅助芯片获取包括双边沿采样的数据信号及第一并行视频信号的时控信号的第二并行视频信号。
[0018]另一种可能的实现方式中，主控芯片从辅助芯片接收第二并行视频信号并处理，包括：将第二并行视频信号中，双边沿采样的数据信号转换为单边沿采样的数据信号；获取包括单边沿采样的数据信号及时控信号的第一并行视频信号；处理第一并行视频信号。
[0019]又一种可能的实现方式中，第二并行视频信号的数据信号的传输通道数，为第一并行视频信号的数据信号的传输通道数的一半。
[0020]又一种可能的实现方式中，第一并行视频信号包括24通道的数据信号及X通道的时控信号；第二并行视频信号包括12通道的数据信号及X通道的时控信号；X为正整数。
[0021]又一种可能的实现方式中，时控信号包括时钟信号和控制信号。
[0022]又一种可能的实现方式中，在控制信号包含在数据信号中传输的情况下，X为1；在控制信号独立于数据信号传输的情况下，X为4。
[0023]又一种可能的实现方式中，辅助芯片为FPGA芯片，主控芯片为FPGA芯片。
[0024]又一种可能的实现方式中，主控芯片还包括专用高速串行IO接口，上述方法还包括：主控芯片通过专用高速串行IO接口接收高速串行信号；主控芯片处理高速串行信号。
[0025]上述第二方面的有益效果可以参考第一方面的描述，在此不再赘述。
附图说明
[0026]图1为本申请实施例提供的一种现有视频控制设备的组成示意图；
[0027]图2为本申请实施例提供的一种视频控制设备的组成示意图；
[0028]图3为本申请实施例提供的另一种视频控制设备的组成示意图；
[0029]图4为本申请实施例提供的又一种视频控制设备的组成示意图；
[0030]图5为本申请实施例提供的一种单边沿采样的数据信号的波形示意图；
[0031]图6为本申请实施例提供的一种双边沿采样的数据信号的波形示意图；
[0032]图7为本申请实施例提供的一种控制流程的示意图；
[0033]图8为本申请实施例提供的一种信号传输方法的流程示意图；
[0034]图9为本申请实施例提供的一种软件控制举例框图的示意图。
具体实施方式
[0035]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种视频控制设备，其特征在于，所述视频控制设备包括：视频源芯片、辅助可编辑逻辑阵列FPGA芯片以及主控FPGA芯片；其中：所述视频源芯片，通过M根数据线与所述辅助可编辑逻辑阵列FPGA芯片电连接，用于向所述辅助可编辑逻辑阵列FPGA芯片发送第一并行视频信号；所述辅助可编辑逻辑阵列FPGA芯片通过N根数据线与所述主控FPGA芯片的普通IO接口电连接，用于从所述视频源芯片接收的所述第一并行视频信号，并向所述主控FPGA芯片发送第二并行视频信号；所述N小于所述M；所...

【专利技术属性】
技术研发人员：盛世，樊灵飞，蒋行超，
申请(专利权)人：杭州海康威视数字技术股份有限公司，
类型：新型
国别省市：