【技术实现步骤摘要】
【技术保护点】
一种可接收处理BOC(1,1)信号的相关器,该相关器内嵌在FPGA处理器上,其特征在于:该相关器包括有时钟发生器模块(1)、并行多通道相关模块(2)、重采样模块(3)、通信接口模块(4)和复位控制模块(5);所述并行多通道相关模块(2)包括有复数乘法器(21)、解码单元(22)、载波NCO单元(24)、相关间距控制单元(25)、乘法器(26)、副载波NCO单元(27)、PRN码发生器(28)、码NCO单元(29)和秒内计数器(23); 时钟发生器模块(1)用于产生一个中 断时钟信号T↓[1-1]和采样时钟信号T↓[1-2];所述中断时钟信号T↓[1-1]用于控制微处理器(MPU)与FPGA处理器何时进行信息交互;所述采样时钟信号T↓[1-2]分别作为重采样模块(3)、并行多通道相关模块(2)和通信接口模块(4)的时钟驱动信号; 重采样模块(3)一方面根据采样时钟信号T↓[1-2]来锁存其接收的数字BOC(1,1)信息F↓[0],并将接收的F↓[0]分时间段进行存储,然后将带有时间段记号的数字BOC(1,1)信息F↓[3]分发给并行多通道 相关模块(2);重采样模块( ...
【技术特征摘要】
【专利技术属性】
技术研发人员:杨东凯,冯渊,李伟强,张其善,
申请(专利权)人:北京航空航天大学,
类型:发明
国别省市:11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。