本发明专利技术涉及成像元件、摄像装置、摄像方法及计算机可读存储介质。本发明专利技术的成像元件内置有：读出部，其读出以第1帧速率拍摄的图像数据；存储部，其存储图像数据；处理部，其对图像数据进行处理；及输出部，其以比第1帧速率低的第2帧速率输出处理后的图像数据。读出部并行读出多个帧各自的图像数据。存储部并行存储由读出部并行读出的各个图像数据。处理部进行使用存储于存储部中的多个帧各自的图像数据生成1帧量的输出图像数据的生成处理。成1帧量的输出图像数据的生成处理。成1帧量的输出图像数据的生成处理。
【技术实现步骤摘要】
成像元件、摄像装置、摄像方法及计算机可读存储介质
[0001]本申请是申请日为2019年12月16日、申请号为201980084951.2、名称为“成像元件、摄像装置、摄像方法及计算机可读存储介质”的中国专利申请的分案申请。
[0002]本专利技术的技术涉及一种成像元件、摄像装置、摄像方法及计算机可读存储介质。
技术介绍
[0003]在日本特开2015
‑
126043号公报中公开了一种电子设备，其具备：第1半导体芯片，其具有配置多个传感器而成的传感器部；及第2半导体芯片，其具有处理由传感器获取的信号的信号处理部。在日本特开2015
‑
126043号公报中记载的电子设备中，第1半导体芯片和第2半导体芯片层叠。
[0004]在日本特开2015
‑
126043号公报中记载的电子设备中，对从各传感器按每个传感器行读出的信号以传感器列单位并行地进行包括AD转换的规定的信号处理，并将经过数字化的图像数据流水线传送到存储器部。如此处理大量的信息，另一方面，作为电子设备整体，能实现低耗电量化，其结果，还能够实现抑制由热噪声引起的传感器的性能降低。
[0005]在日本特开2017
‑
225084号公报中公开了一种成像元件，其中，多个像素大致分为第1像素区域和第2区域。在日本特开2017
‑
225084号公报中记载的成像元件中，第1像素区域是在第1曝光时间进行拍摄，生成第1图像信号的像素区域。第2区域是在比第1曝光时间长的第2曝光时间进行拍摄，生成提取与被摄体有关的信息的第2图像信号的像素区域。
技术实现思路
[0006]本专利技术的技术所涉及的一个实施方式提供一种与按原样输出在比相当于输出时的帧速率的曝光时间短的曝光时间拍摄的图像的情况相比，能够输出平滑的动态图像的成像元件、摄像装置、摄像方法及计算机可读存储介质。
[0007]用于解决技术课题的手段
[0008]第1方式所涉及的成像元件包括：读出部，其读出通过以第1帧速率拍摄被摄体而得到的每一帧的图像数据，且内置于成像元件中；存储部，其存储由读出部读出的图像数据，且内置于成像元件中；处理部，其对图像数据进行处理，且内置于成像元件中；及输出部，其以第2帧速率输出由处理部处理后的图像数据，且内置于成像元件中，第1帧速率是比第2帧速率高的帧速率，读出部在以第2帧速率规定为输出1帧量的图像数据的期间的输出期间内，并行读出多个帧各自的图像数据，存储部并行存储由读出部并行读出的各个图像数据，处理部进行使用存储于存储部中的多个帧各自的图像数据生成1帧量的输出图像数据的生成处理，输出部以第2帧速率输出通过生成处理生成的输出图像数据。
[0009]由此，与按原样输出在比相当于输出时的帧速率的曝光时间短的曝光时间拍摄的图像的情况相比，能够输出平滑的动态图像。
[0010]在第2方式所涉及的成像元件中，第1帧速率与曝光时间连动地变更。
[0011]由此，能够应对被摄体的亮度的变化。
[0012]在第3方式所涉及的成像元件中，第1帧速率随着曝光时间缩短而变高。
[0013]由此，能够应对相对明亮的被摄体。
[0014]在第4方式所涉及的成像元件中，用于拍摄的曝光在曝光开始后，完成基于读出部的至少1像素量的图像数据的读出处理后重新开始。
[0015]由此，与曝光时间无关地，能够相对缩短上次曝光与下次曝光之间的不曝光的时间。
[0016]在第5方式所涉及的成像元件中，读出部根据并行读出图像数据的帧的数量来变更图像数据的读出速度。
[0017]由此，能够无延迟地处理图像数据。
[0018]在第6方式所涉及的成像元件中，读出部根据并行读出图像数据的帧的数量和对所读出的图像数据进行AD转换的AD转换电路的个数来变更图像数据的读出速度。
[0019]由此，即使在AD转换电路的数量有限的情况下，也能够无延迟地处理图像数据。
[0020]在第7方式所涉及的成像元件中，读出部根据并行读出图像数据的帧的数量和对所读出的图像数据进行AD转换的AD转换电路的个数来变更对图像数据进行AD转换处理时的数据量。
[0021]由此，即使在AD转换电路的数量有限的情况下，也能够无延迟地处理图像数据。
[0022]在第8方式所涉及的成像元件中，存储部包括分别单独地存储多个图像数据的每一个的多个存储区域。
[0023]由此，能够并行存储多个图像数据。
[0024]在第9方式所涉及的成像元件中，生成处理是生成将存储于存储部中的多个帧各自的图像数据的至少一部分以像素单位进行加法运算平均的1帧量的图像数据的处理。
[0025]由此，能够抑制过度曝光及画质劣化。
[0026]在第10方式所涉及的成像元件中，生成处理通过从多个图像数据组合作为图像数据的一部分的部分图像数据来生成1帧量的输出图像数据。
[0027]由此，能够输出一部分在时间上新的输出图像数据。
[0028]第11方式所涉及的成像元件是至少将光电转换元件和存储部单芯片化的成像元件。
[0029]由此，与未将光电转换元件和存储部单芯片化的成像元件相比，能够提高成像元件的便携性。
[0030]第12方式所涉及的成像元件是存储部层叠于光电转换元件上的层叠型成像元件。
[0031]由此，与未层叠光电转换元件和存储部的成像元件相比，减轻了光电转换元件与存储部之间的处理所施加的负载。
[0032]第13方式所涉及的摄像装置，其包括：第1方式至第12方式中任一项所述的成像元件；及控制部，其进行使显示部显示基于由输出部输出的图像数据的图像的控制。
[0033]由此，能够使用户视觉辨认基于由输出部输出的多个图像数据的图像。
[0034]第14方式所涉及的摄像方法包括如下工序：读出通过以第1帧速率拍摄被摄体而得到的每一帧的图像数据的工序；存储所读出的图像数据的工序；对图像数据进行处理的工序；及以比第1帧速率低的第2帧速率输出处理后的图像数据的工序，读出工序在以第2帧
速率规定为输出1帧量的图像数据的期间的输出期间内，并行读出多个帧各自的图像数据，存储工序并行存储并行读出的各个图像数据，进行处理的工序使用所存储的多个帧各自的图像数据，生成1帧量的输出图像数据，输出工序以第2帧速率输出所生成的输出图像数据。
[0035]由此，与按原样输出在比相当于输出时的帧速率的曝光时间短的曝光时间拍摄的图像的情况相比，能够输出平滑的动态图像。
[0036]第15方式所涉及的程序使计算机执行如下步骤：读出通过以第1帧速率拍摄被摄体而得到的每一帧的图像数据的步骤；存储所读出的图像数据的步骤；对图像数据进行处理的步骤；及以比第1帧速率低的第2帧速率输出处理后的图像数据的步骤，读出步骤在以第2帧速率规定为输出1帧量的图像数据的期间的输出期间内，并行读出多个帧各自的图像数据，存储步骤并行存储并行读出的各个图本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种成像元件，其包括：处理器，其读出通过以第1帧速率拍摄被摄体而得到的每一帧的图像数据，对所述图像数据进行处理，以第2帧速率输出处理后的所述图像数据；及存储器，其存储图像数据，所述第1帧速率是比所述第2帧速率高的帧速率，所述处理器在以所述第2帧速率规定为输出1帧量的所述图像数据的期间的输出期间内，并行读出多个帧的所述图像数据，所述存储器并行存储由所述处理器并行读出的所述图像数据，所述处理器进行使用存储于所述存储器中的多个帧的所述图像数据生成1帧量的输出图像数据的生成处理，以所述第2帧速率输出通过所述生成处理生成的所述输出图像数据。2.根据权利要求1所述的成像元件，其中，所述第1帧速率与曝光时间连动地变更。3.根据权利要求2所述的成像元件，其中，所述第1帧速率随着曝光时间缩短而变高。4.根据权利要求1至3中任一项所述的成像元件，其中，用于拍摄的曝光在曝光开始后，完成基于所述处理器的至少1像素量的所述图像数据的读出处理后重新开始。5.根据权利要求1至3中任一项所述的成像元件，其中，所述处理器根据并行读出所述图像数据的所述帧的数量来变更所述图像数据的读出速度。6.根据权利要求5所述的成像元件，其中，所述处理器根据并行读出所述图像数据的所述帧的数量和对所读出的所述图像数据进行AD转换的AD转换电路的个数来变更所述图像数据的读出速度。7.根据权利要求5所述的成像元件，其中，所述处理器根据并行读出所述图像数据的所述帧的数量和对所读出的所述图像数据进行AD转换的AD转换电路的个数来变更对所述图像数据进行AD转换处理时的数据量。8.根据权利要求1至3中任一项所述的成像元件，其中，所述存储器包括分别单独地存储多个图像数据的每一个的多个存储区域。9.根据权利要求1至3中任一项所述的成像元件，其中，所述生成处理是生成将存储于所述存储器中的所述多个帧的所述图像数据的至少一部分以像素单位进行加法运算平均而得的1帧量的图像数据的处理。10.根据权利要...
【专利技术属性】
技术研发人员：河合智行，长谷川亮，樱武仁史，小林诚，
申请(专利权)人：富士胶片株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。