一种视频接收卡的带载显示结构制造技术

本实用新型专利技术涉及LED显示技术领域，特别涉及一种视频接收卡的带载显示结构。其由多个显示单元拼接而成，每个显示单元包括视频接收卡、显示驱动电路、LED显示屏，每个显示单元的视频接收卡通过网络数据串联，显示驱动电路包括锁存器，每个视频接收卡的每组数据输出接脚复用连接多个锁存器，每个锁存器串行连接LED显示屏，当其中一个锁存器的锁存控制信号为高电平时，视频接收卡输出的数据信号锁存到该锁存器并控制所串行的LED显示屏。本结构使用锁存器实现数据信号线复用，通过较少的信号线控制更多的串行输出信号，提升视频接收卡带载LED显示屏的像素点数，且不降低数据刷新率。且不降低数据刷新率。且不降低数据刷新率。

【技术实现步骤摘要】
一种视频接收卡的带载显示结构


[0001]本技术涉及LED显示
，特别涉及一种视频接收卡的带载显示结构。

技术介绍

[0002]大型LED显示系统大多数都采用LED拼接屏的方式组合起来；将一个超大屏幕分成多个显示单元，每个显示单元显示一小块视频图像。每个显示单元包括视频接收卡、显示驱动电路和LED灯组成。视频接收卡输出多路数据信号到显示驱动电路，控制显示单元每个LED灯珠的亮度。视频接收卡输出的每路数据信号线，单独控制整个显示单元的一排LED灯珠。
[0003]视频接收卡输出的每路数据信号线，单独控制整个显示单元的一排LED灯珠。因芯片IO数量限制、连接线数量限制等原因，一个视频接收卡可带载LED显示屏的像素点有较大的限制。

技术实现思路

[0004]本技术提供一种视频接收卡的带载显示结构，旨在解决现有视频接收卡因输出信号线数量的限制，能带载LED显示屏点数有限的问题。
[0005]本技术提供一种视频接收卡的带载显示结构，由多个显示单元拼接而成，每个所述显示单元包括视频接收卡、显示驱动电路、LED显示屏，每个所述显示单元的视频接收卡通过网络数据串联，所述显示驱动电路包括锁存器，每个所述视频接收卡的每组数据输出接脚复用连接多个锁存器，每个所述锁存器串行连接LED显示屏，当其中一个所述锁存器的锁存控制信号为高电平时，所述视频接收卡输出的数据信号锁存到该锁存器并控制所串行的LED显示屏。
[0006]作为本技术的进一步改进，所述锁存器分为第一锁存器和第二锁存器，所述锁存器设有数据输入接脚、信号输出接脚、锁存控制信号接脚，所述第一锁存器和第二锁存器的数据输入接脚共同连接在视频接收卡的同一组输出接脚上，所述第一锁存器和第二锁存器的信号输出接脚各自串行LED显示屏的输入接脚，所述第一锁存器和第二锁存器的锁存控制信号接脚分别接收高低电平信号。
[0007]作为本技术的进一步改进，所述锁存器为八路锁存器。
[0008]作为本技术的进一步改进，所述显示驱动电路包括锁存器U1至U6，所述锁存器U1和U2的P00
‑
P07接脚复用、所述锁存器U3和U4的P08
‑
P15接脚复用、所述锁存器U5和U6的P16
‑
P23接脚复用形成24路数据输入接脚连接视频接收卡的24路数据输出接脚，所述锁存器U1至U6的DA1
‑
DA48接脚对应连接48列串行LED显示屏，所述锁存器U1、U3、U5的锁存控制信号接脚均对接锁存控制信号OE_P00，所述锁存器U2、U4、U5的锁存控制信号接脚均对接锁存控制信号OE_P01。
[0009]作为本技术的进一步改进，锁存控制信号OE_P00为高电平时，将P00的数据信号锁存到DA1；锁存控制信号OE_P01为高电平时，将P00的数据信号锁存到DA9；锁存控制信
号OE_P00或OE_P01为低电平时，输出信号保持原有状态。
[0010]作为本技术的进一步改进，所述LED显示屏设有集成的LED灯珠，所述LED灯珠连接锁存器，所述LED灯珠通过单线归零码协议控制。
[0011]本技术的有益效果是：本结构使用锁存器实现数据信号线复用，通过较少的信号线控制更多的串行输出信号，提升视频接收卡带载LED显示屏的像素点数，且不降低数据刷新率。
附图说明
[0012]图1是本技术中视频接收卡的带载显示结构的整体架构图；
[0013]图2是本技术中显示驱动电路的原理结构图；
[0014]图3是本技术中锁存器接脚的信号波形图。
具体实施方式
[0015]为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。
[0016]如图1至图2所示，本技术的一种视频接收卡的带载显示结构，由多个显示单元拼接而成，每个显示单元包括视频接收卡、显示驱动电路、LED显示屏，每个显示单元的视频接收卡通过网络数据串联，显示驱动电路包括锁存器，每个视频接收卡的每组数据输出接脚复用连接多个锁存器，每个锁存器串行连接LED显示屏，当其中一个锁存器的锁存控制信号为高电平时，视频接收卡输出的数据信号锁存到该锁存器并控制所串行的LED显示屏。
[0017]整体屏幕采用多个显示单元拼接的方式组合起来，各个显示单元通过千兆网络串联，每块显示单元包含视频接收卡、显示驱动电路和LED显示屏。多个锁存器的数据输入接脚共同接入到视频接收卡的同一组数据输出接脚，而锁存器的数据输出接脚则一对一地接入LED显示屏的串行信号接脚，从而采用锁存器实现数据信号线复用，通过视频接收卡上较少的信号线控制更多的串行输出信号，进而来控制LED显示屏上更多LED灯珠的显示。
[0018]锁存器分为第一锁存器和第二锁存器，锁存器设有数据输入接脚、信号输出接脚、锁存控制信号接脚，第一锁存器和第二锁存器的数据输入接脚共同连接在视频接收卡的同一组输出接脚上，第一锁存器和第二锁存器的信号输出接脚各自串行LED显示屏的输入接脚，第一锁存器和第二锁存器的锁存控制信号接脚分别接收高低电平信号。
[0019]第一锁存器和第二锁存器可以组成一组显示驱动组件，第一锁存器和第二锁存器共用视频接收卡的数据输出信号，而第一锁存器和第二锁存器其数据输出接脚则分别各自连接一排或多排LED显示屏的LED灯珠，进而通过锁存器实现了串行输出信号的扩展，利用较少的信号线控制更多的LED灯珠。当第一锁存器或第二锁存器的锁存控制信号接脚接收到高电平时，则会将视频接收卡输出的数据信号锁存到该锁存器中，当接收到低电平时，该锁存器输出信号保持原有状态。通过接收到高低电平不同的方式，实现对应锁存器对LED灯珠显示的控制和调节。
[0020]当然，可以根据不同的扩展控制需求，可以设置多组类似的显示驱动组件来对接视频接收卡和LED显示屏，从而输出各种串行信号数。
[0021]如图2所示，显示驱动电路包括锁存器U1至U6，锁存器U1和U2的P00
‑
P07接脚复用、
锁存器U3和U4的P08
‑
P15接脚复用、锁存器U5和U6的P16
‑
P23接脚复用形成24路数据输入接脚连接视频接收卡的24路数据输出接脚，锁存器U1至U6的DA1
‑
DA48接脚对应连接48列串行LED显示屏，锁存器U1、U3、U5的锁存控制信号接脚均对接锁存控制信号OE_P00，锁存器U2、U4、U5的锁存控制信号接脚均对接锁存控制信号OE_P01。
[0022]锁存器优选为八路锁存器。使用八路锁存器实现数据线复用，P00
‑
P23接脚为视频接收卡输出数据，OE_P00
‑
OE_P01接脚为锁存控制信号，DA1
‑
DA48接脚为48路输出信号，对应48列串行LED显示屏。
[0023]如图3所示，锁存控制信号本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种视频接收卡的带载显示结构，其特征在于，由多个显示单元拼接而成，每个所述显示单元包括视频接收卡、显示驱动电路、LED显示屏，每个所述显示单元的视频接收卡通过网络数据串联，所述显示驱动电路包括锁存器，每个所述视频接收卡的每组数据输出接脚复用连接多个锁存器，每个所述锁存器串行连接LED显示屏，当其中一个所述锁存器的锁存控制信号为高电平时，所述视频接收卡输出的数据信号锁存到该锁存器并控制所串行的LED显示屏。2.根据权利要求1所述视频接收卡的带载显示结构，其特征在于，所述锁存器分为第一锁存器和第二锁存器，所述锁存器设有数据输入接脚、信号输出接脚、锁存控制信号接脚，所述第一锁存器和第二锁存器的数据输入接脚共同连接在视频接收卡的同一组输出接脚上，所述第一锁存器和第二锁存器的信号输出接脚各自串行LED显示屏的输入接脚，所述第一锁存器和第二锁存器的锁存控制信号接脚分别接收高低电平信号。3.根据权利要求1所述视频接收卡的带载显示结构，其特征在于，所述锁存器为八路锁存器。4.根据权利要求1所述视频接收卡的带载显示结构，其特征在于，所述显示驱动电路包括锁存器U1至U6，所...

【专利技术属性】
技术研发人员：程亚丽，李杰良，余磊，李卫华，赵文龙，雷宇，邓军，谭国发，方亚敏，王胜，
申请(专利权)人：深圳市裕明鑫科技有限公司，
类型：新型
国别省市：