一种射频收发电路幅度相位失配校准电路结构制造技术

该发明专利技术公开了一种射频收发电路幅度相位失配校准电路结构，涉及射频技术和数字集成电路等领域。该硬件结构由由中心化模块、白化模块、分离矩阵迭代和频谱计算四个模块组成，数据处理采用流水线方式，通过乘法器、除法器、三角函数运算、开方运算等多种计算单元来实现FastICA算法。本发明专利技术提出了采用MCU或DSP或FPGA对基带信号的频谱进行统计计算，解决了FastICA应用于射频电路时存在的I/Q相位相反问题。本发明专利技术能有效解决零中频射频电路设计中I/Q两路信号出现幅度和相位不平衡的问题，提高镜像抑制比。高镜像抑制比。高镜像抑制比。

【技术实现步骤摘要】
一种射频收发电路幅度相位失配校准电路结构


[0001]本专利技术涉及射频技术和数字集成电路技术，尤其涉及一种射频收发电路幅度相位失配校准电路结构。

技术介绍

[0002]无线通信在现代通信中占据着非常重要的位置，在军用和民用等各个领域中广泛应用。射频收发机是无线通信系统中重要的组成部分，它直接影响到接收信号的性能。目前，主流的射频收发机主要有超外差收发机与零中频收发机两种结构。零中频结构由于它本身结构简单，集成度高，体积小，成本和功耗很低，不需要外置的镜像频率抑制滤波器等优点，实用价值曰益突显，近年来已被广泛应用于各种消费级无线电中，如手机、电视、蓝牙技术。但是零中频结构由于其本身的特性，存在着一些固有的缺点。对于零中频结构，I/Q两路不完全一致的硬件设计会导致I/Q不平衡现象，会在信号相对于零频对称的位置产生镜像信号。当接收信号为零中频时，镜像信号会与接收信号完全重叠，直接影响到信号的解调性能
[0003]I/Q不平衡的产生主要有两方面的原因，一是在实际硬件电路中，器件的物理限制、电路设计PCB布局的误差会造成I路和Q路信号的相位误差和增益失衡，进而产生镜像干扰信号；二是由于I/Q两路的混频器不是严格正交的，滤波器的相位特性也有所不同，导致I/Q两路信号不再保持90
°
正交，这样的幅值和相位差异就统一称为I/Q不平衡。I/Q不平衡的现象在零中频结构的收发器尤为明显，所以在零中频收发器中，I/Q不平衡的校准是非常关键和不可缺少的技术之一。
[0004]目前对I/Q不平衡的校准有两个比较大的方向，其中比较传统的方向是模拟域的校准，在模拟域的校准上，主要采取的方法是对模拟电路进行优化或者选择性能更高的器件，但电路器件性能的提升必然会增加器件成本、设备体积，降低集成度。数字电路的性能通常只和算法本身的设计过程有关，所以对器件的要求不高，因此现在更多的使用数字域校正的方式来对I/Q不平衡进行补偿。在数字域的校正中有很多优良的算法，FastICA
[1]就是其中的一个，只要设计的足够优秀，芯片工艺发展的越快，该校正方式性能就会越好。
[0005]参考文献[1].王建雄,张立民,钟兆根.基于FastICA算法的盲源分离[J].计算机技术与发
[0006]展,2011,21(12):93
‑
96.

技术实现思路

[0007]针对零中频收发电路中的I/Q不平衡问题，本专利提出了一种射频收发电路幅度相位失配校准电路结构。
[0008]主要专利技术技术方案是基于盲源分离的I/Q校准算法的硬件实现，该方案针对I/Q两路通道信号的独立性，利用独立分量分析(Independent Component Analysis，ICA)的方法完成I/Q校准，在ICA的诸多算法中，选择固定点独立分量分析(FastICA)算法作为优化方
法。如图1所示，整个校准方案设计由中心化模块、白化模块、分离矩阵迭代和频谱计算四个模块组成。
[0009]中心化模块用于去除信号的均值。如图2所示，该模块对输入的1024个I/Q源信号数据进行相加，采用移位的方法求得平均值，再将源信号减去所求均值，
[0010]将数据传送到下一个模块。
[0011]白化模块用于去除I/Q两路信号的相关性。如图3所示，该模块首先将中心化模块处理后的I/Q两路数据存入16*1024的RAM中，通过乘法器计算出RAM中1024个数据的协方差矩阵C，然后计算出协方差矩阵C的Jacobi旋转角度，Jacobi旋转角度用于在矩阵的奇异分解算法中计算特征值和特征向量。计算出Jacobi旋转角度后，通过矩阵的奇异分解(SVD)算法得到协方差矩阵C的特征值u和特征向量Φ，最后得到白化矩阵P。对经过中心化的I/Q信号进行白化处理，将处理完成的数据传入下一个模块。
[0012]分离矩阵迭代模块用于得到I/Q校准的分离矩阵。如图4所示，该模块首先将白化模块传入的16*1024个数据存入分离矩阵迭代模块的RAM中，由初始迭代矩阵和读入的1024个数据就算出分离矩阵w，通过对分离矩阵w正交化，使得矩阵的两个列向量相互正交；再对经过正交化的矩阵进行单位化；对单位化后的迭代矩阵收敛性进行判断，如果分离矩阵迭代收敛输出分离矩阵，若迭代不收敛，将当前结果返回矩阵迭代模块作为初始矩阵继续进行迭代计算，直至收敛或达到最大迭代次数为止；满足收敛条件的分离矩阵用于校准I/Q信号。
[0013]频谱计算模块由一个MCU或DSP或FPGA组成，主要用于解决FastICA算法可能导致的I/Q两路信号相位相反问题。正常的I/Q两路信号的频谱在正半轴的频谱峰值高于负半轴的频谱峰值，当I/Q两路信号相反时，频谱峰值也将调换。
[0014]频谱计算模块用来计算完成I/Q校准基带信号的频谱，通过上述的基带信号频谱特点，判断I/Q两路信号是否存在相位相反的问题，如果不存在，则将基带信号输出；如果存在，该模块将会调换校准后的I/Q两路信号，将校正过的信号输出，确保输出I/Q信号的正确性。
[0015]本专利技术的诸多优点是：
[0016]1、本专利技术能够解决FastICA算法可能带来的I/Q两路信号倒相的问题，使得经过本结构处理过的基带信号，为正常的基带信号，不存在倒π问题。
[0017]2、本专利技术采用矩阵的奇异分解算法计算矩阵的特征值和特征向量，计算精度高，误差小。
[0018]3、基于负熵最大化的FastICA算法对噪声的抵抗能力较强，在射频收发机的复杂环境中可以高效工作。
[0019]4、数字电路的性能通常只和算法本身的设计过程有关，本设计方案在计算过程中的延迟较低，迭代算法的收敛速度非常快，提高了I/Q校准的计算速度。
[0020]5、该硬件结构方案通过恢复信号独立性来完成校准过程，不需要知道信号的调制方式以及统计信息。
[0021]6、在算法模块的运算过程中数据通路不会受到影响，射频收发机的I/Q不平衡参数变化的速度比较慢，不会出现突变的情况，在该结构中，更新分离矩阵的计算延迟低，短暂的更新延迟不会给数据的传输造成任何影响，该设计方案可以满足实时性的要求。
附图说明
[0022]图1为总体校准方案流程；
[0023]图2为中心化模块设计流程；
[0024]图3为数据白化模块设计流程；
[0025]图4为分离矩阵迭代模块设计流程；
[0026]图5为实施例1校准前信号频谱图；
[0027]图6为实施例1校准后信号频谱图；
[0028]图7为实施例2硬件实现的RTL图；
[0029]图8为实施例2的硬件仿真结果；
[0030]图9为实施例2校准前信号频谱图；
[0031]图10为实施例2校准后信号频谱图。
具体实施方式
[0032]实施例1：射频收发电路幅度相位失配校准算法的MATLAB仿真及结果。
[0033]本实施例对校准算法进行了MATLAB仿真，如图5所示，校准前镜本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种射频收发电路幅度相位失配校准电路结构，该硬件结构由中心化模块、白化模块、分离矩阵迭代和频谱计算四个模块组成，其特征在于：在频谱计算模块，使用MCU或DSP或FPGA对基带信号的频谱进行统计计算，解决FastICA算法应用于射频信号I/Q校准时存在的I/Q两路信号相位相反问题。2.如权利要求1所述的电路结构，其特征在于：白化模块采用定点数计算，通过乘法器、除...

【专利技术属性】
技术研发人员：廖永波，徐丰和，万旭，文武，侯训平，马志远，佟颖，赵家林，王子安，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：