一种服务器、通信设备、通信芯片以及前向均衡电路制造技术

本发明专利技术公开了一种服务器、通信设备、通信芯片以及前向均衡电路，属于信号传输领域，用于对信号进行前向均衡处理。考虑到若利用串行的延时线电路直接对来自于数据源的连续数据进行延时线处理，会存在码间干扰问题，因此本发明专利技术中的信号分解模块可以将指定数据源的数据链路拆分为多个信号链路，然后再利用延时线处理模块分别对每个信号链路的信号进行延时线处理以得到多个不同相位的延时信号，接着信号复接模块可以基于所有的延时信号复接得到多个不同相位的指定数据源的原始信号，以便完成前向均衡，由于每个信号链路传输的数据在指定数据源的原始信号中并不连续，因此延时线处理并不会产生数据的码间干扰，提升了前向均衡效果以及信号传输可靠性。效果以及信号传输可靠性。效果以及信号传输可靠性。

【技术实现步骤摘要】
一种服务器、通信设备、通信芯片以及前向均衡电路


[0001]本专利技术涉及信号传输领域，特别是涉及一种前向均衡电路，本专利技术还涉及一种服务器、通信设备及其通信芯片。

技术介绍

[0002]随着信息速率不断提高，数据传输过程中信道引起信号完整性问题和带宽问题越来越严重，均衡技术成为解决这一问题的有效方法之一，均衡技术具体包括在数据发送前进行数据处理的前向均衡（FFE，Feed Forward Equalization），前向均衡可以在数据到达发射机之前对其进行均衡处理，从而降低由于信道问题引起的信号畸变，目前缺少一种成熟的前向均衡电路，前向均衡效果较差，从而导致信号畸变率较高。
[0003]因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。

技术实现思路

[0004]本专利技术的目的是提供一种前向均衡电路，由于每个信号链路传输的数据在指定数据源的原始信号中并不连续，因此延时线处理并不会产生数据的码间干扰，提升了前向均衡效果以及信号传输可靠性；本专利技术的另一目的是提供一种包括上述前向均衡电路的通信芯片、通信设备以及服务器，由于每个信号链路传输的数据在指定数据源的原始信号中并不连续，因此延时线处理并不会产生数据的码间干扰，提升了前向均衡效果以及信号传输可靠性。
[0005]为解决上述技术问题，本专利技术提供了一种前向均衡电路，包括：信号分解模块，用于将指定数据源的二进制数据链路拆分为多个信号链路，以便通过多个所述信号链路同时发送所述指定数据源的数据；延时线处理模块，用于分别对每个所述信号链路的信号进行延时线处理，得到每个所述信号链路对应的多个不同相位的延时信号；信号复接模块，用于基于所有的所述延时信号，复接得到所述指定数据源的多个不同相位的原始信号；系数加权模块，用于对各个不同相位的所述原始信号进行系数加权处理，以便完成前向均衡；其中，每个所述信号链路中相邻的数据，在所述指定数据源的原始信号中的位置不相邻。
[0006]一方面，所述信号链路的数量、每个所述信号链路对应的延时信号的数量以及复接得到的所述原始信号的数量均相等，且为预设数值。
[0007]一方面，所述延时线处理模块包括：与所述信号链路一一对应的多个延时线处理子电路，用于将对应的所述信号链路的信号进行延时线处理，并输出所述信号链路对应的多个不同相位的延时信号。
[0008]一方面，所述延时线处理子电路均为树状结构的延时线处理电路。
[0009]一方面，所述预设数值为4，每个所述延时线处理子电路均包括：输入端与自身对应的所述信号链路连接的第一触发器，用于结合与自身对应的时钟信号对接收到的信号进行延时处理，得到与自身对应的所述信号链路的第一延时信号；输入端与所述第一触发器的输出端连接的第二触发器，用于结合与自身对应的时钟信号对接收到的信号进行延时处理，得到与自身对应的所述信号链路的第二延时信号；输入端与所述第一触发器的输出端连接的第三触发器，用于结合与自身对应的时钟信号对接收到的信号进行延时处理，得到与自身对应的所述信号链路的第三延时信号；输入端与所述第一触发器的输出端连接的第四触发器，用于结合与自身对应的时钟信号对接收到的信号进行延时处理，得到与自身对应的所述信号链路的第四延时信号；其中，第一次序的所述信号链路的所述延时线处理子电路中的第一触发器与第二触发器为上升沿触发器，第三触发器与第四触发器为下降沿触发器，第一触发器与第三触发器对应的时钟信号的相位均为零度，第二触发器与第四触发器对应的时钟信号的相位均为90度；第二次序的所述信号链路的所述延时线处理子电路中的第一触发器与第四触发器为上升沿触发器，第二触发器与第三触发器为下降沿触发器，第一触发器与第三触发器对应的时钟信号的相位均为90度，第二触发器与第四触发器对应的时钟信号的相位均为零度；第三次序的所述信号链路的所述延时线处理子电路中的第一触发器与第二触发器为下降沿触发器，第三触发器与第四触发器为上升沿触发器，第一触发器与第三触发器对应的时钟信号的相位均为零度，第二触发器与第四触发器对应的时钟信号的相位均为90度；第四次序的所述信号链路的所述延时线处理子电路中的第一触发器与第四触发器为下降沿触发器，第二触发器与第三触发器为上升沿触发器，第一触发器与第三触发器对应的时钟信号的相位均为90度，第二触发器与第四触发器对应的时钟信号的相位均为零度。
[0010]一方面，所述延时线处理子电路均为串行结构的延时线处理电路。
[0011]一方面，所述预设数值为4，每个所述延时线处理子电路均包括：输入端与自身对应的所述信号链路连接的第五触发器，用于结合与自身对应的时钟信号对接收到的信号进行延时处理，得到与自身对应的所述信号链路的第一延时信号；输入端与所述第一触发器的输出端连接的第六触发器，用于结合与自身对应的时钟信号对接收到的信号进行延时处理，得到与自身对应的所述信号链路的第二延时信号；输入端与所述第二触发器的输出端连接的第七触发器，用于结合与自身对应的时钟信号对接收到的信号进行延时处理，得到与自身对应的所述信号链路的第三延时信号；输入端与所述第三触发器的输出端连接的第八触发器，用于结合与自身对应的时钟信号对接收到的信号进行延时处理，得到与自身对应的所述信号链路的第四延时信号；其中，第一次序的所述信号链路的所述延时线处理子电路中的第一触发器与第二触发器为上升沿触发器，第三触发器与第四触发器为下降沿触发器，第一触发器与第三触发器对应的时钟信号的相位均为零度，第二触发器与第四触发器对应的时钟信号的相位均
为90度；第二次序的所述信号链路的所述延时线处理子电路中的第一触发器与第四触发器为上升沿触发器，第二触发器与第三触发器为下降沿触发器，第一触发器与第三触发器对应的时钟信号的相位均为90度，第二触发器与第四触发器对应的时钟信号的相位均为零度；第三次序的所述信号链路的所述延时线处理子电路中的第一触发器与第二触发器为下降沿触发器，第三触发器与第四触发器为上升沿触发器，第一触发器与第三触发器对应的时钟信号的相位均为零度，第二触发器与第四触发器对应的时钟信号的相位均为90度；第四次序的所述信号链路的所述延时线处理子电路中的第一触发器与第四触发器为下降沿触发器，第二触发器与第三触发器为上升沿触发器，第一触发器与第三触发器对应的时钟信号的相位均为90度，第二触发器与第四触发器对应的时钟信号的相位均为零度。
[0012]一方面，所述信号复接模块包括四个复接子电路；每个所述复接子电路均包括：输入端分别与自身对应的所述信号链路的两个所述延时信号连接的第一二比一复接器，用于将接收到的两个信号复接为一个信号后输出；输入端分别与自身对应的所述信号链路的另外两个所述延时信号连接的第二二比一复接器，用于将接收到的两个信号复接为一个信号后输出；两个输入端分别与所述第一二比一复接器的输出端以及所述第二二比一复接器的输出端连接的第三二比一复接器，用于将接收到的两个信号复接为一种相位的所述指定数据源的原始信号；其中，所述第一二比一复接器与所述第二二比一复接器的共四个输入信号分别为四个所述信号链路对应本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种前向均衡电路，其特征在于，包括：信号分解模块，用于将指定数据源的二进制数据链路拆分为多个信号链路，以便通过多个所述信号链路同时发送所述指定数据源的数据；延时线处理模块，用于分别对每个所述信号链路的信号进行延时线处理，得到每个所述信号链路对应的多个不同相位的延时信号；信号复接模块，用于基于所有的所述延时信号，复接得到所述指定数据源的多个不同相位的原始信号；系数加权模块，用于对各个不同相位的所述原始信号进行系数加权处理，以便完成前向均衡；其中，每个所述信号链路中相邻的数据，在所述指定数据源的原始信号中的位置不相邻。2.根据权利要求1所述的前向均衡电路，其特征在于，所述信号链路的数量、每个所述信号链路对应的延时信号的数量以及复接得到的所述原始信号的数量均相等，且为预设数值。3.根据权利要求2所述的前向均衡电路，其特征在于，所述延时线处理模块包括：与所述信号链路一一对应的多个延时线处理子电路，用于将对应的所述信号链路的信号进行延时线处理，并输出所述信号链路对应的多个不同相位的延时信号。4.根据权利要求3所述的前向均衡电路，其特征在于，所述延时线处理子电路均为树状结构的延时线处理电路。5.根据权利要求4所述的前向均衡电路，其特征在于，所述预设数值为4，每个所述延时线处理子电路均包括：输入端与自身对应的所述信号链路连接的第一触发器，用于结合与自身对应的时钟信号对接收到的信号进行延时处理，得到与自身对应的所述信号链路的第一延时信号；输入端与所述第一触发器的输出端连接的第二触发器，用于结合与自身对应的时钟信号对接收到的信号进行延时处理，得到与自身对应的所述信号链路的第二延时信号；输入端与所述第一触发器的输出端连接的第三触发器，用于结合与自身对应的时钟信号对接收到的信号进行延时处理，得到与自身对应的所述信号链路的第三延时信号；输入端与所述第一触发器的输出端连接的第四触发器，用于结合与自身对应的时钟信号对接收到的信号进行延时处理，得到与自身对应的所述信号链路的第四延时信号；其中，第一次序的所述信号链路的所述延时线处理子电路中的第一触发器与第二触发器为上升沿触发器，第三触发器与第四触发器为下降沿触发器，第一触发器与第三触发器对应的时钟信号的相位均为零度，第二触发器与第四触发器对应的时钟信号的相位均为90度；第二次序的所述信号链路的所述延时线处理子电路中的第一触发器与第四触发器为上升沿触发器，第二触发器与第三触发器为下降沿触发器，第一触发器与第三触发器对应的时钟信号的相位均为90度，第二触发器与第四触发器对应的时钟信号的相位均为零度；第三次序的所述信号链路的所述延时线处理子电路中的第一触发器与第二触发器为下降沿触发器，第三触发器与第四触发器为上升沿触发器，第一触发器与第三触发器对应的时钟信号的相位均为零度，第二触发器与第四触发器对应的时钟信号的相位均为90度；
第四次序的所述信号链路的所述延时线处理子电路中的第一触发器与第四触发器为下降沿触发器，第二触发器与第三触发器为上升沿触发器，第一触发器与第三触发器对应的时钟信号的相位均为90度，第二触发器与第四触发器对应的时钟信号的相位均为零度。6.根据权利要求3所述的前向均衡电路，其特征在于，所述延时线处理子电路均为串行结构的延时线处理电路。7.根据权利要求6所述的前向均衡电路，其特征在于，所述预设数值为4，每个所述延时线处理子电路均包括：输入端与自身对应的所述信号链路连接的第五触发器，用于结合与自身对应的时钟信号对接收到的信号进行延时处理，得到与自身对应的所述信号链路的第一延时信号；输入端与所述第一触发器的输出端连接的第六触发器，用于结合与自身对应的时钟信号对接收到的信号进行延时处理，得到与自身对应的所述信号链路的第二延时信号；输入端与所述第二触发器的输出端连接的第七触发器，用于结合与自身对应的时钟信号对接收到的信号进行延时处理，得到与自身对应的所述信号链路的第三延时信号；输入端与所述第三触发器的输出端连接的第八触发器，用于结合与自身对应的时钟信号对接收到的信号进行延时处理，得到与自身对应的所述信号链路的第四延时信号；其中，第一次序的所述信号链路的所述延时线处理子电路中的第一触发器与第二触发器为上升沿触发器，第三触发器与第四触发器为下降沿触发器，第一触发器与第三触发器对应的时钟信号的相位均为零度，第二触发器与第四触发器对应的时钟信号的相位均为90度；第二次序的所述信号链路的所述延时线处理子电路中的第一触发器与第四触发器为上升沿触发器，第二触发器与第三触发器为下降沿触发器，第一触发器与第三触发器对应的时钟信号的相位均为90度，第二触发器与第四触发器对应的时钟信号的相位均为零度；第三次序的所述信号链路的所述延时线处理子电路中的第一触发器与第二触发器为下降沿触发器，第三触发器与第四触发器为上升沿触发器，第一触发器与第三触发器对应的时钟信号的相位均为零度，第二触发器与第四触发器对应的时钟信号的相位均为90度；第四次序的所述信号链路的所述延时线处理子电路中的第一触发器与第四触发器为下降沿触发器，第二触发器与第三触发器为上升沿触发器，第一触发器与第三触发器对应的时钟信号的相位均为90度，第二触发器与第四触发器对应的时钟信号的相位均为零度。8.根据权利要求5所述的前向均衡电路，其特征在于，所述信号复接模块包括四个复接子电路；每个所述复接子电路均包括：输入端分别与自身对应的所述信号链路的两个所述延时信号连接的第一二比一复接器，用于将接收到的两个信号复接...

【专利技术属性】
技术研发人员：展永政，张青，张璐，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：