TSV耦合的集成电路和方法技术

根据本公开的一个具体实施，一种集成电路包括存储器宏单元，以及至少部分地穿过该存储器宏单元耦合的一个或多个硅通孔(TSV)。根据本公开的一个具体实施，一种包括指令的计算机可读存储介质，这些指令在由处理器执行时致使该处理器执行包括以下项的操作：接收与一个或多个硅通孔(TSV)的相应间距的尺寸相对应的用户输入；确定存储器宏单元的尺寸是否大于大小阈值，其中该大小阈值对应于所接收的用户输入；以及基于所确定的该存储器宏单元的尺寸来确定一个或多个硅通孔(TSV)定位。确定一个或多个硅通孔(TSV)定位。确定一个或多个硅通孔(TSV)定位。

【技术实现步骤摘要】
【国外来华专利技术】TSV耦合的集成电路和方法
[0001]I.

[0002]本公开整体涉及至少部分地穿过集成电路设备耦合的硅通孔(TSV)。
[0003]II.
技术介绍

[0004]技术的进步带来了更小但更强大的计算设备。例如，包括无线电话(诸如移动电话和智能电话)、游戏控制台、平板和膝上型计算机在内的各种个人计算设备体积小、重量轻且易于由用户携带。这些设备可以在无线网络上传送语音和数据分组。此外，许多此类设备结合了附加的功能，诸如数码相机、数码摄像机、数字录音机和音频文件播放器。此外，此类设备可以处理可执行指令，包括可用于访问互联网的软件应用程序，诸如web浏览器应用程序。因此，这些设备可包括显著的计算和联网能力。对于此类设备，对存储器存储容量和读取/写入能力的更大面积效率的需求不断增长。
[0005]在三维(3D)半导体堆叠中，将需要全部或部分硅通孔(TSV)来将信号发射出半导体晶圆(即，衬底)的后部部分。在该上下文中，“全TSV”可被定义为遍历整个BEOL(后段制程)堆叠的TSV，而“部分TSV”可被定义为遍历BEOL堆叠的一部分的TSV。当前，TS本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种集成电路，包括：存储器宏单元；一个或多个硅通孔(TSV)，所述一个或多个TSV至少部分地穿过所述存储器宏单元耦合。2.根据权利要求1所述的集成电路，其中所述存储器宏单元包括：一个或多个字线解码器块；一个或多个存储器阵列，所述一个或多个存储器阵列耦合到所述一个或多个字线解码器块；控制电路，所述控制电路耦合到所述一个或多个字线解码器块和所述一个或多个存储器阵列；所述一个或多个存储器阵列中的每一者的相应的输入/输出(I/O)电路，其中所述I/O电路中的每一者包括感测放大器电路、预充电电路、列多路复用器，以及输入和输出锁存器。3.根据权利要求2所述的集成电路，其中所述一个或多个TSV被定位成垂直于所述存储器宏单元竖直地穿过。4.根据权利要求3所述的集成电路，其中所述一个或多个TSV中的每一者分别被定位成相邻于所述字线解码器电路的一个或多个字线驱动器电路和字线预解码电路。5.根据权利要求3所述的集成电路，其中所述一个或多个TSV被配置为传输功率、接地、I/O信号或地址预解码信号。6.根据权利要求2所述的集成电路，其中所述一个或多个TSV中的第一TSV被定位成竖直地穿过与第一I/O电路和所述控制电路相邻的区域，其中所述一个或多个TSV中的第二TSV被定位成竖直地穿过与第二I/O电路和所述控制电路相邻的区域。7.根据权利要求2所述的集成电路，其中所述一个或多个TSV中的TSV被定位成竖直地穿过与所述字线解码器电路和所述控制电路相邻的区域。8.根据权利要求7所述的集成电路，其中所述一个或多个TSV被配置为路由全局信号，所述全局信号包括：外部时钟信号、内部存储器时钟信号、预解码地址信号、存储器组读取输出信号或存储器组写入输入信号。9.根据权利要求2所述的集成电路，其中所述一个或多个字线解码器块包括第一字线解码器块和第二字线解码器块，其中所述一个或多个TSV中的第一TSV被定位成竖直地穿过与第一I/O电路和所述控制电路相邻的区域，其中所述一个或多个TSV中的第二TSV被定位成竖直地穿过与第二I/O电路和所述控制电路相邻的区域，其中所述一个或多个TSV中的第三TSV被定位成竖直地穿过与所述第一字线解码器电路和所述控制电路...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：Arm有限公司，
类型：发明
国别省市：