电子器件制造技术

本申请公开了一种电子器件，该电子器件包括：上基板；下基板，与所述上基板堆叠设置；多个芯片，设置于所述上基板与所述下基板之间；第一封装体，设置于所述上基板上，并且具有与所述上基板的侧边不对齐的一侧边。上述技术方案，通过在上基板上设置第一封装体，且第一封装体的侧边与所述上基板的侧边不对齐，能够减缓上基板翘曲，并且能够避免由翘曲引起的连接问题。问题。问题。

【技术实现步骤摘要】
电子器件


[0001]本申请涉及半导体
，更具体的，涉及一种电子器件。

技术介绍

[0002]因应封装结构微小化需求，元件与基板多往垂直方向堆叠。在目前的3D堆叠结构中，子封装件是堆叠于基板上，子封装件本身的CTE(coefficient of thermal expansion，热膨胀系数)及模封(molding)时的模流使子封装件呈现翘曲。
[0003]例如参考图1A所示，在目前的一种3D堆叠结构中，子封装件20堆叠在基板10上。子封装件20包括基板26、连接于基板26的中介层(interposer)22，和多个芯片30a、30b。藉由SMT(Surface Mounted Technology，表面贴装技术)将中介层22与基板10接合，其中通过回流制程使中介层22底部处的焊球24与基板10接合。图1B是图1A中的截面L1
‑
L1处的平面视图。如图1B的平面图所示，多个中介层22布置于基板26的各个角落附近。对图1A所示的基板26进行翘曲量的测量(如投影波纹测量(Shadow Moirr/>é
m本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子器件，其特征在于，包括：上基板；下基板，与所述上基板堆叠设置；多个芯片，设置于所述上基板与所述下基板之间；第一封装体，设置于所述上基板上，并且具有与所述上基板的侧边不对齐的一侧边。2.根据权利要求1所述的电子器件，其特征在于，所述第一封装体暴露所述上基板的上表面的一部分。3.根据权利要求2所述的电子器件，其特征在于，在俯视角度下，所述上表面的暴露的部分位于所述第一封装体的至少一侧。4.根据权利要求2所述的电子器件，其特征在于，还包括第二封装体，所述第二封装体连接所述上基板与所述第一封装体。5.根据权利要求4所述的电子器件，其特征在于，所述第二封装体包覆所述...

【专利技术属性】
技术研发人员：谢濠至，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：新型
国别省市：