用于可重构硬件建模电路中的SerDes通信信道的混合切换架构制造技术

本公开技术的各个方面涉及用于灵活和低延迟通信的可重构硬件建模电路中的混合静态切换和动态切换。该可重构硬件建模电路包括用于一个或多个通信端口的串行器电路和解串器电路，其中，串行器电路具有用于接收从可重构硬件建模电路发出的数据的第一子信道，并且解串器电路具有用于输出由可重构硬件建模电路接收的数据的第二子信道。该可重构硬件建模电路还包括静态切换电路和动态切换电路，静态切换电路可被配置成，将第一子信道中的第一零个或一个或多个子信道中的每一者与包括第二子信道的信号源中的一者耦合，动态切换电路可被配置成，在时分复用模式中将第一子信道中的第二零个或一个或多个子信道中的每一者与所述信号源中的多于一个的信号源耦合。信号源中的多于一个的信号源耦合。信号源中的多于一个的信号源耦合。

【技术实现步骤摘要】
【国外来华专利技术】用于可重构硬件建模电路中的SerDes通信信道的混合切换架构


[0001]本公开的技术涉及电路设计验证领域。所公开技术的各种实施方式对于可重构硬件建模设备中的可重构硬件建模电路之间的灵活且低延迟的通信是特别有用的。

技术介绍

[0002]诸如集成电路的电子电路被用于各种产品中，从汽车到智能电话再到个人计算机。设计和制造这些电路设备通常涉及许多步骤，这些步骤被称为“设计流程”。设计流程中的特定步骤通常取决于正被设计的集成电路的类型、复杂度、设计团队、以及将制造该电路的集成电路制造者或代工厂。通常，软件和硬件“工具”将通过运行软件仿真器和/或硬件模拟器/原型设计设备而在设计流程的各个阶段验证设计。然后使用验证过程来识别和修正设计中的错误。
[0003]对于大多数设计流程，一些步骤是普遍的。通常，针对新电路的规范最初在非常抽象的级别上被描述为逻辑设计。这种类型的抽象描述的示例是电路的寄存器传输级(register transfer level，RTL)描述。利用这种类型的描述，根据硬件寄存器之间的信号交换和对这些信号执行的逻辑操作来定义电路。寄存器传输级设计通常采用硬件描述语言(hardware description language，HDL)(有时也称为硬件设计语言或硬件定义语言)，例如超高速集成电路硬件描述语言(very high speed integrated circuit hardware description language，VHDL)或Verilog语言。然后分析电路的逻辑，以确认结合到设计中的逻辑将准确地执行电路所需的功能。这种分析有时被称为“功能性验证”。
[0004]逻辑仿真是用于功能性验证的工具。当前的设计硬件涉及用硬件描述语言编写程序。可以通过在计算机上运行该程序来执行仿真。这种电子设计仿真器可以确定当呈现某种输入刺激时电子设计的各种状态如何。仿真器是商业上可用的，例如来自俄勒冈州威尔逊维市的明导公司(Mentor Graphics Corporations)的Questa系列仿真器。
[0005]然而，对于诸如SoC(片上系统)设计的大型复杂设计，基于软件的仿真可能太慢。仿真器的执行速度随着设计尺寸的增加(其是由高速缓存缺失和存储器交换导致的)而显著降低。通过采用可重构硬件建模设备(其包括模拟器和原型设计设备)使模拟和原型设计显著提高了验证生产力。基于现场可编程门阵列(FPGA)的模拟器和原型设计设备依赖于实际的硅实施方式，并且通常在电路设计将在实际设备中执行时并行地执行电路验证。相反，仿真器通过串行地执行硬件描述代码来执行电路验证。不同类型的执行将导致执行时间上的数量级差异。硬件模拟器的示例包括可从俄勒冈州威尔逊维市的明导公司获得的VELOCE系列模拟器、可从加利福尼亚州山景市的新思科技公司(Synopsys,Inc.)获得的ZEBU系列模拟器、以及可从加利福尼亚州圣何塞市的韵律设计系统公司(Cadence Design Systems)获得的PALLADIUM系列模拟器。
[0006]可重构硬件建模设备通常通过连接大量的同构或异构的可重构硬件建模电路来构建。例如，Veloce StratoM包含1024个模拟计算器件和256个非计算切换器件。更大的系
统可能具有5000个或更多个器件。这些可重构硬件建模电路中的每一者可被编程以对集成电路设计的一些元件、测试平台(testbench)的一些元件或这两者进行建模。测试平台用于在验证过程中创建刺激或向建模设计施加刺激，并捕获和估计来自建模设计的响应，以评估设计是否符合预期。
[0007]尽管可重构硬件建模电路通常通过高速链路连接，但是在大型系统中它们之间的大多数连接不能是直接连接，因为每个电路没有足够的链路到达所有其它电路。此外，电路设计通常表现出某种程度的局部性，因此对这些电路设计建模的模拟系统在其互连网络中具有不均匀性和局部性。可重构硬件建模电路中的一些组与多个直接物理链路和路径更深度地连接在一起，而其它远程电路/组通过可能涉及多个中间节点的非直接路径更受限地连接。由于这些特性，使连接到可重构硬件建模电路的物理通信信道中的每一者专用于特定电路对之间的流量(traffic)是不实际的。另一方面，由多个链路共享物理通信信道将引入延迟。其它缺点包括竞争和资源控制限制。

技术实现思路

[0008]本公开技术的各个方面涉及用于在可重构硬件建模电路中采用混合静态切换和动态切换以用于灵活和低延迟通信的技术。在一个方面，一种可重构硬件建模设备包括：直接或间接互连的多个可重构硬件建模电路，其中，所述多个可重构硬件建模电路中的每一者包括：串行器电路和解串器电路，其用于所述多个可重构硬件建模电路中的每一者的一个或多个通信端口，串行器电路具有第一子信道，所述第一子信道用于接收从所述多个可重构硬件建模电路中的每一者发送出的数据，解串器电路具有第二子信道，所述第二子信道用于输出由所述多个可重构硬件建模电路中的每一者接收的数据；静态切换电路，其可配置成，在可重构硬件建模设备中实施电路设计的硬件模型时，在针对电路设计的验证过程期间将第一子信道中的第一零个或一个或多个子信道中的每一者与信号源中的一者耦合，所述信号源包括第二子信道；和动态切换电路，其可配置成，在可重构硬件建模设备中实施电路设计的硬件模型时，在时分复用模式中，在针对电路设计的验证过程期间将第一子信道中的第二零个或一个或多个子信道中的每一者与所述信号源中的多于一个的信号源耦合。
[0009]静态切换电路和动态切换电路可配置成，利用第二子信道中的一个或多个相同的子信道来操作。
[0010]静态切换电路可配置成，将第二子信道中的子信道与第一子信道中的第一零个或一个或多个子信道中的多于一个的子信道耦合。
[0011]信号源还可以包括多个可重构硬件建模电路的每一者中的模型计算子系统，该模型计算子系统被耦合到动态切换电路。
[0012]所述可重构硬件建模设备还可以包括：多个网络电路，其可配置成辅助多个可重构硬件建模电路之间的通信，其中，所述多个网络电路中的每一者包括：其它串行器电路和其它解串器电路，其用于多个网络电路中的每一者的其它一个或多个通信端口，所述其它串行器电路具有第三子信道，所述第三子信道用于接收从多个网络电路中的每一者发送出的数据，所述其它解串器电路具有第四子信道，所述第四子信道用于输出由多个网络电路中的每一者接收的数据；其它静态切换电路，其可配置成，在可重构硬件建模设备中实施电
路设计的硬件模型时，在针对电路设计的验证过程期间将第三子信道中的第三零个或一个或多个子信道中的每一者与其它信号源中的一者耦合，所述其它信号源包括所述第四子信道；和其它动态切换电路，其可配置成，在可重构硬件建模设备中实施电路设计的硬件模型时，在时分复用模式中，在针对电路设计的验证过程期间将第三子信道中的第四零个或一个或多个子信道中的每一者与所述信号源中的多于一个的信号源耦合。
[0013]所述其它静态切换电路和所述其它动态切换电路可配置成，利用第四子信道中本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种可重构硬件建模设备，包括：直接或间接互连的多个可重构硬件建模电路，其中，所述多个可重构硬件建模电路中的每一者包括：串行器电路和解串器电路，其用于所述多个可重构硬件建模电路中的每一者的一个或多个通信端口，所述串行器电路具有第一子信道，所述第一子信道用于接收从所述多个可重构硬件建模电路中的每一者发送出的数据，所述解串器电路具有第二子信道，所述第二子信道用于输出由所述多个可重构硬件建模电路中的每一者接收的数据；静态切换电路，其可配置成，在所述可重构硬件建模设备中实施电路设计的硬件模型时，在针对所述电路设计的验证过程期间将所述第一子信道中的第一零个或一个或多个子信道中的每一者与信号源中的一者耦合，所述信号源包括所述第二子信道；和动态切换电路，其可配置成，在所述可重构硬件建模设备中实施所述电路设计的硬件模型时，在时分复用模式中，在针对所述电路设计的验证过程期间将所述第一子信道中的第二零个或一个或多个子信道中的每一者与所述信号源中的多于一个的信号源耦合。2.根据权利要求1所述的可重构硬件建模设备，还包括：多个网络电路，其可配置成，辅助所述多个可重构硬件建模电路之间的通信，其中，所述多个网络电路中的每一者包括：其它串行器电路和其它解串器电路，其用于所述多个网络电路中的每一者的其它一个或多个通信端口，所述其它串行器电路具有第三子信道，所述第三子信道用于接收从所述多个网络电路中的每一者发送出的数据，所述其它解串器电路具有第四子信道，所述第四子信道用于输出由所述多个网络电路中的每一者接收的数据；其它静态切换电路，其可配置成，在所述可重构硬件建模设备中实施所述电路设计的硬件模型时，在针对所述电路设计的验证过程期间将所述第三子信道中的第三零个或一个或多个子信道中的每一者与其它信号源中的一者耦合，所述其它信号源包括所述第四子信道；和其它动态切换电路，其可配置成，在所述可重构硬件建模设备中实施所述电路设计的硬件模型时，在时分复用模式中，在针对所述电路设计的验证过程期间将所述第三子信道中的第四零个或一个或多个子信道中的每一者与所述信号源中的多于一个的信号源耦合。3.根据权利要求2所述的可重构硬件建模设备，其中，所述其它静态切换电路和所述其它动态切换电路可配置成，利用所述第四子信道中的一个或多个相同的子信道来操作。4.根据权利要求2所述的可重构硬件建模设备，其中，所述其它静态切换电路可配置成，将所述第四子信道中的子信道与所述第三子信道中的所述第三零个或一个或多个子信道中的多于一个的子信道耦合。5.根据权利要求1所述的可重构硬件建模设备，其中，所述静态切换电路和所述动态切换电路可配置成，利用所述第二子信道中的一个或多个相同的子信道来操作。6.根据权利要求1所述的可重构硬件建模设备，其中，所述静态切换电路可配置成，将所述第二子信道中的子信道与所述第一子信道中的所述第一零个或一个...

【专利技术属性】
技术研发人员：JM，
申请(专利权)人：西门子工业软件有限公司，
类型：发明
国别省市：