本发明专利技术公开了一种半导体装置，包括：半导体基体，具有第一主面及与第一主面相反的第二主面；漂移层，设于第一主面与第二主面之间；阱层，设于比漂移层更靠近第一主面；发射极层，设于阱层的第一主面侧；发射极电极，其与发射极层电连接；有源沟槽，其在半导体基体的厚度方向上从第一主面将发射极层及阱层贯穿而到达漂移层内；分裂栅电极，其设于有源沟槽内，分裂栅电极与发射极电极电连接；栅极电极，其设于有源沟槽内，栅极电极仅设于分裂栅电极的相对两侧中的一侧；绝缘膜，栅极电极、分裂栅电极和有源沟槽的内壁之间相互间隔设置且通过绝缘膜彼此绝缘。半导体装置减少了寄生电容，降低了半导体装置的输入电容和输出电容，以及减小开关损耗。开关损耗。开关损耗。
【技术实现步骤摘要】
半导体装置
[0001]本专利技术涉及半导体
，尤其是涉及一种半导体装置。
技术介绍
[0002]相关技术中的沟槽栅半导体装置(Insulated Gate Bipolar Transi stor，IGBT)会在栅极下方添加一个接发射极(或地)的埋层场板(分裂栅电极1)，如图1所示，分裂栅电极1和栅极电极2之间存在氧化层(介质层)进行隔离。由于分裂栅电极1与发射极短接，降低了栅极电极2与集电极之间的电容(Cgc)，但是增加了器件内部栅极
‑
发射极之间寄生电容Cge。另外半导体装置由于沟槽密度导致饱和电流密度过大，会导致半导体的短路能力退化，过高的槽栅密度也会增加栅极
‑
发射极之间寄生电容Cge，导致器件开关速度变慢，开关功耗增加。
技术实现思路
[0003]本专利技术旨在至少解决现有技术中存在的技术问题之一。为此，本专利技术的一个目的在于提出一种半导体装置，该半导体装置减少了寄生电容，降低了半导体装置的输入电容和输出电容，以及减小开关损耗。
[0004]为了实现上述目的，根据本专利技术实施例提出了一种半导体装置，包括：半导体基体，其具有第一主面及与所述第一主面相反的主面，即第二主面；第一导电型的漂移层，其设置于所述第一主面与所述第二主面之间；第二导电型的阱层，其设置于比所述漂移层更靠近所述第一主面；第一导电型的发射极层，其选择性地设置于所述阱层的所述第一主面侧；发射极电极，其与所述发射极层电连接；有源沟槽，其在所述半导体基体的厚度方向上从所述第一主面将所述发射极层及所述阱层贯穿而到达所述漂移层内；分裂栅电极，其设于所述有源沟槽内且从所述第一主面延伸至所述有源沟槽的下部，所述分裂栅电极与所述发射极电极电连接；栅极电极，其设于所述有源沟槽内且从所述第一主面延伸至所述有源沟槽的上部，所述栅极电极仅设于所述分裂栅电极的相对两侧中的一侧，所述栅极电极底面位于所述漂移层内，所述栅极电极底面比所述分裂栅电极底面更靠近所述第一主面；绝缘膜，所述栅极电极、分裂栅电极和所述有源沟槽的内壁之间相互间隔设置且通过所述绝缘膜彼此绝缘。
[0005]根据本专利技术实施例的半导体装置减少了寄生电容，降低了半导体装置的输入电容和输出电容，以及减小开关损耗。
[0006]根据本专利技术的一些实施例，所述分裂栅电极的相对两侧中的另一侧隔着所述绝缘膜而与所述阱层和所述漂移层相对，所述栅极电极背向所述分裂栅电极的一侧隔着所述绝缘膜而与所述发射极层、所述阱层和所述漂移层相对。
[0007]根据本专利技术的一些实施例，所述半导体装置还包括：层间绝缘膜，所述层间绝缘膜设于所述第一主面上，所述有源沟槽的上部隔着所述层间绝缘膜形成有所述发射极电极，经由所述层间绝缘膜的开口的部分即接触孔，所述发射极层和所述阱层分别与所述发射极
电极接触，所述发射极层和所述阱层分别与所述发射极电极电连接。
[0008]根据本专利技术的一些实施例，所述有源沟槽为间隔设置的多个；所述分裂栅电极为多个，多个所述分裂栅电极一一对应地设于多个所述有源沟槽；所述栅极电极为多个，多个所述栅极电极一一对应地设于多个所述有源沟槽；相邻两个所述有源沟槽中的一个所述有源沟槽中的所述栅极电极与另一个所述有源沟槽中的所述分裂栅电极相邻设置；相邻两个所述有源沟槽之间都形成有所述接触孔。
[0009]根据本专利技术的一些实施例，所述有源沟槽为间隔设置的多个；所述分裂栅电极为多个，多个所述分裂栅电极一一对应地设于多个所述沟槽；所述栅极电极为多个，多个所述栅极电极一一对应地设于多个所述沟槽；相邻两个所述有源沟槽中的所述栅极电极相邻设置，和/或相邻两个所述有源沟槽中的所述分裂栅电极相邻设置；所述分裂栅电极相邻设置的两个所述有源沟槽之间整体设置所述层间绝缘膜而没有形成所述接触孔；所述栅极电极相邻设置的两个所述有源沟槽之间形成有所述接触孔。
[0010]根据本专利技术的一些实施例，所述分裂栅电极相邻设置的两个所述有源沟槽之间相对置的区间设置有所述阱层和所述漂移层而没有设置所述发射极层，所述阱层为浮置阱层。
[0011]根据本专利技术的一些实施例，在垂直于所述半导体基体的厚度方向上，所述分裂栅电极与所述栅极电极相对的部分的横截面积小于所述分裂栅电极的其余部分的横截面积。
[0012]根据本专利技术的一些实施例，所述分裂栅电极的横截面积增大部位于所述栅极电极底面之下。
[0013]根据本专利技术的一些实施例，所述分裂栅的横截面积沿所述沟槽的深度方向不变。
[0014]根据本专利技术的一些实施例，所述半导体装置还包括：第二导电型的集电极层，所述集电极层设于所述第二主面侧；第一导电型的截止层，所述截止层设于所述集电极层和所述漂移层之间；其中，所述截止层和所述漂移层具有相同的离子，所述截止层的离子浓度大于所述漂移层的离子浓度。
[0015]本专利技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。
附图说明
[0016]本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
[0017]图1是现有技术的半导体装置的结构示意图。
[0018]图2是根据本专利技术实施例的半导体装置的结构示意图。
[0019]图3是根据本专利技术另一实施例的半导体装置的结构示意图。
[0020]图4是根据本专利技术实施例的半导体装置的制作过程的状态的剖视图。
[0021]图5是根据本专利技术实施例的半导体装置的制作过程的状态的剖视图。
[0022]图6是根据本专利技术实施例的半导体装置的制作过程的状态的剖视图。
[0023]图7是根据本专利技术实施例的半导体装置的制作过程的状态的剖视图。
[0024]图8是根据本专利技术实施例的半导体装置的制作过程的状态的剖视图。
[0025]图9是根据本专利技术实施例的半导体装置的制作过程的状态的剖视图。
[0026]图10是根据本专利技术实施例的半导体装置的制作过程的状态的剖视图。
[0027]图11是根据本专利技术实施例的半导体装置的制作过程的状态的剖视图。
[0028]图12是根据本专利技术实施例的半导体装置的制作过程的状态的剖视图。
[0029]图13是根据本专利技术实施例的半导体装置的制作过程的状态的剖视图。
[0030]图14是根据本专利技术实施例的半导体装置的制作过程的状态的剖视图。
[0031]附图标记：
[0032]半导体装置1、
[0033]半导体基体100、第一主面101、第二主面102、集电极层110、截止层120、
[0034]漂移层200、阱层300、浮置阱层310、发射极层400、发射极电极500、
[0035]有源沟槽600、分裂栅电极610、横截面积增大部611、栅极电极620、绝缘膜630、层间绝缘膜700、接触孔710、集电极电极800。
具体实施方式
[0036]下面详细描述本专利技术的实施例，参考附本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，其特征在于，包括：半导体基体，其具有第一主面及与所述第一主面相反的主面，即第二主面；第一导电型的漂移层，其设置于所述第一主面与所述第二主面之间；第二导电型的阱层，其设置于比所述漂移层更靠近所述第一主面；第一导电型的发射极层，其选择性地设置于所述阱层的所述第一主面侧；发射极电极，其与所述发射极层电连接；有源沟槽，其在所述半导体基体的厚度方向上从所述第一主面将所述发射极层及所述阱层贯穿而到达所述漂移层内；分裂栅电极，其设于所述有源沟槽内且从所述第一主面延伸至所述有源沟槽的下部，所述分裂栅电极与所述发射极电极电连接；栅极电极，其设于所述有源沟槽内且从所述第一主面延伸至所述有源沟槽的上部，所述栅极电极仅设于所述分裂栅电极的相对两侧中的一侧，所述栅极电极底面位于所述漂移层内，所述栅极电极底面比所述分裂栅电极底面更靠近所述第一主面；绝缘膜，所述栅极电极、分裂栅电极和所述有源沟槽的内壁之间相互间隔设置且通过所述绝缘膜彼此绝缘。2.根据权利要求1所述的半导体装置，其特征在于，所述分裂栅电极的相对两侧中的另一侧隔着所述绝缘膜而与所述阱层和所述漂移层相对，所述栅极电极背向所述分裂栅电极的一侧隔着所述绝缘膜而与所述发射极层、所述阱层和所述漂移层相对。3.根据权利要求2所述的半导体装置，其特征在于，还包括：层间绝缘膜，所述层间绝缘膜设于所述第一主面上，所述有源沟槽的上部隔着所述层间绝缘膜形成有所述发射极电极，经由所述层间绝缘膜的开口的部分即接触孔，所述发射极层和所述阱层分别与所述发射极电极接触，所述发射极层和所述阱层分别与所述发射极电极电连接。4.根据权利要求3所述的半导体装置，其特征在于，所述有源沟槽为间隔设置的多个；所述分裂栅电极为多个，多个所述分裂栅电极一一对应地设于多个所述有源沟槽；所...
【专利技术属性】
技术研发人员：储金星，周文杰，杨晶杰，
申请(专利权)人：海信家电集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。