基于侧信道信息的HDL脆弱性分析工具的评估方法技术

本发明专利技术公开了一种基于侧信道信息的HDL脆弱性分析工具的评估方法，包括静态评估和动态评估；静态评估包括：分析测试场景，确认参数K和参数H的范围；选择若干个静态测试用例准备进行测试；A3：设置分析工具的测试参数；计算获取不同测试参数下的静态指标，获得测试结果。动态评估包括：根据测试场景，选定测试芯片以及侧信道信号采集组件；对目标测试芯片进行区域划分，选择动态测试用例，对各区域进行侧信道信号采集；采集侧信道信号，获取各区域的分辨率和对应概率；计算一致性指标及均值。本发明专利技术提供了HDL代码脆弱性分析工具效用评估体系，实现了对HDL代码脆弱性分析工具效用的评估。估。估。

【技术实现步骤摘要】
基于侧信道信息的HDL脆弱性分析工具的评估方法


[0001]本专利技术涉及硬件安全
，特别涉及一种基于侧信道信息的HDL脆弱性分析工具的评估方法。

技术介绍

[0002]硬件安全是典型的跨学科领域，涉及数学、计算机、信号处理及分析等多个领域，随着智能化装备的升级，FPGA器件已广泛使用于航空、航天、石油、电力及武器装备等领域。硬件描述语言(HDL，HardwareDescriptionLanguage)是FPGA设计的重要部分，在HDL代码的设计过程中也存在各类漏洞及缺陷，存在被利用的可能及风险。因此，安全、可靠的HDL代码设计也成为FPGA器件及智能化装备安全应用的基础保障。
[0003]其中，侧信道分析是FPGA器件脆弱性分析的重要手段，HDL代码脆弱性分析与软件代码脆弱性分析基本思路一致，针对HDL代码的脆弱性分析，如申请号：CN201711103362.3，名称为一种基于HDL代码的硬件脆弱性评估方法，以HDL开发的程序作为语法语义解析的输入，通过建立各个HDL模块的连接拓扑关系，并在此基础上计算各条边的脆弱性权值，以评估本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于侧信道信息的HDL脆弱性分析工具的评估方法，其特征在于，方法包括静态评估和动态评估；所述静态评估，具体过程如下：A1：分析测试场景，确认HDL代码单元模块最大层数K和门翻转次数总数H的范围；A2：根据确定的HDL代码单元模块最大层数K和门翻转次数总数H的范围，选择若干个静态测试用例准备进行测试；A3：设置待评估的脆弱性分析工具的测试参数，所述测试参数为该工具当前可识别HDL代码单元模块层数；A4：基于该脆弱性分析工具对测试用例进行测试，计算获取不同测试参数下的静态指标，获得测试结果；所述动态评估，具体过程如下：B1：根据测试场景，选定测试芯片以及侧信道信号采集组件；B2：对目标测试芯片进行区域划分，并根据划分区域，选择动态测试用例，对各区域进行侧信道信号采集；B3：设置侧信道信号采集重复次数和概率阈值，对划分的各区域基于对应的动态测试用例，进行重复的侧信道信号采集，获取各区域的分辨率和对应概率；B4：根据分辨率调节动态测试用例，进行一致性指标测试，并通过重复进行一致性指标测试，计算一致性指标均值；所述一致性指标，表示区域内侧信道信号检测抗相邻区域侧信道信号影响的能力。2.根据权利要求1所述的基于侧信道信息的HDL脆弱性分析工具的评估方法，其特征在于，HDL代码单元模块最大层数K为6，门翻转次数总数H的范围为100000
‑
200000。3.根据权利要求1所述的基于侧信道信息的HDL脆弱性分析工具的评估方法，其特征在于，所述静态指标包括代码覆盖率和准确率。4.根据权利要求3所述的基于侧信道信息的HDL脆弱性分析工具的评估方法，其特征在于，所述代码覆盖率，计算如下：其中，I表示选择的进行测试的测试用例个数，M...

【专利技术属性】
技术研发人员：钟杰，雷颜铭，何琛，郑力，胡沄松，刘晖，
申请(专利权)人：成都市明翔信息技术有限公司，
类型：发明
国别省市：