一种自校准比较器电路、工作方法、集成电路和电子设备技术

本申请提供一种自校准比较器电路、工作方法、集成电路和电子设备，涉及集成电路技术领域。一种自校准比较器电路，包括：比较器，将输入信号差分输出为第一信号和第二信号；缓冲器，将所述第一信号和所述第二信号整形输出为第三信号和第四信号；鉴相器，检测所述第三信号和所述第四信号的相位差，并根据所述相位差输出校准信号；沿校准电路，将所述第三信号和所述第四信号转换为第五信号，并且使所述第五信号的上升沿和下降沿分别对准所述校准信号的下降沿。根据本申请实施例的比较器电路，可自动校准上升延迟和下降延迟，并使上升延迟和下降延迟保持一致。下降延迟保持一致。下降延迟保持一致。

【技术实现步骤摘要】
一种自校准比较器电路、工作方法、集成电路和电子设备


[0001]本申请涉及集成电路
，具体而言，涉及一种自校准比较器电路、工作方法、集成电路和电子设备。

技术介绍

[0002]比较器使用广泛，是最常见的电路之一。在很多应用中，如信号识别、电机控制等，对比较器的延迟特性有着较为严格的要求，尤其是比较器的上升延迟和下降延迟，希望尽可能的保持一致。但由于受到工艺偏差等因素的影响，而比较器输出级的上拉能力和下拉能力会出现差异，这样的差异，会导致其输出信号与输入信号相比，上升延迟和下降延迟有所不同。
[0003]例如，用比较器去比较某一输入信号，理想比较器的上升延迟和下降延迟一致，因此理想输出信号的高电平时间和低电平时间不会发生改变。
[0004]如果比较器输出级的上拉能力强于下拉能力，上升延迟就会小于下降延迟，导致输出信号的高电平时间被扩大。在一些应用中，该现象会导致问题的出现，比如，在使用比较器进行信号识别时，如果比较器的上升延迟和下降延迟有较大差异，就有可能导致识别出的信号占宽比发生较大的变化，从而无法满足信号的时序要求。

技术实现思路

[0005]本申请提供一种自校准比较器电路、工作方法、集成电路和电子设备，可自动校准比较器的上升延迟和下降延迟，使它们保持一致，并选择上升延迟和下降延迟中最小的延迟作为校准值。
[0006]根据本申请的一方面，提供一种自校准比较器电路，包括：比较器，将输入信号差分输出为第一信号和第二信号；缓冲器，将所述第一信号和所述第二信号整形输出为第三信号和第四信号；鉴相器，检测所述第三信号和所述第四信号的相位差，并根据所述相位差输出校准信号；沿校准电路，将所述第三信号和所述第四信号转换为第五信号，并且使所述第五信号的上升沿或下降沿对准所述校准信号的下降沿。
[0007]根据一些实施例，所述第一信号和所述第二信号振幅相同、相位相反。
[0008]根据一些实施例，所述第一信号和所述第二信号存在上升延迟和下降延迟，且所述第一信号和所述第二信号的上升延迟和下降延迟存在差异。
[0009]根据一些实施例，所述第三信号和所述第四信号的上升延迟和下降延迟与所述第一信号和所述第二信号的上升延迟和下降延迟相同，且存在所述相位差。
[0010]根据一些实施例，所述校准信号的高电平或低电平为所述相位差。
[0011]根据一些实施例，所述校准信号的脉冲宽度为所述第一信号和所述第二信号的上升延迟和下降延迟的时间差。
[0012]根据一些实施例，所述沿校准电路，在所述校准信号处于低电平时工作；在所述校准信号处于高电平时保持之前的状态。
[0013]根据一些实施例，所述第五信号为单端信号且所述第五信号的上升延迟和下降延迟相等。
[0014]根据一些实施例，所述第五信号的上升延迟和下降延迟均为所述第一信号和所述第二信号的上升延迟和下降延迟中的较大值。
[0015]根据一些实施例，所述比较器电路还包括：位移器，对所述第五信号的周期进行校准，并输出为输出信号。
[0016]根据一些实施例，所述位移器将所述第一信号和所述第二信号的上升延迟和下降延迟中的较小值为所述输出信号相对于所述输入信号的校准值。
[0017]根据本申请的一方面，提供一种自校准比较器电路的工作方法，包括：将输入信号差分输出为第一信号和第二信号；将所述第一信号和所述第二信号整形输出为第三信号和第四信号；检测所述第三信号和所述第四信号的相位差，并根据所述相位差输出校准信号；将所述第三信号和所述第四信号转换为第五信号，并校准所述第五信号的上升延迟和下降延迟；调整所述第五信号的周期并输出为输出信号。
[0018]根据一些实施例，调整所述第五信号的周期并输出为输出信号，包括：将所述第五信号的上升沿和下降沿提前一个所述校准信号的脉冲宽度，生成所述输出信号。
[0019]根据本申请的一方面，提供一种集成电路，包括如前所述的比较器电路。
[0020]根据本申请的一方面，提供一种电子设备，包括如前所述的比较器电路或前述的集成电路。
[0021]根据本申请的实施例，可通过沿校准电路将比较器输出的上升延迟和下降延迟自动校准并且保持一致，并通过位移器选择最小延迟作为校准值，使得输出信号可满足相应的时序要求。
[0022]应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本申请。
附图说明
[0023]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例。
[0024]图1示出一种比较器的理想输出与实际输出的对比示意图。
[0025]图2示出根据本申请示例实施例的一种自校准比较器电路的示意图。
[0026]图3示出根据本申请示例实施例的一种自校准比较器电路的工作方法流程图。
[0027]图4示出根据本申请示例实施例的自校准比较器电路的工作的信号时序图。
[0028]图5示出根据本申请示例实施例的一种自校准比较器电路的电路图。
[0029]图6示出根据本申请示例实施例的自校准比较器电路位移器的工作的信号时序图。
具体实施方式
[0030]现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本申请将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示
相同或类似的部分，因而将省略对它们的重复描述。
[0031]所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有这些特定细节中的一个或更多，或者可以采用其它的方式、组元、材料、装置或操作等。在这些情况下，将不详细示出或描述公知结构、方法、装置、实现、材料或者操作。
[0032]附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。
[0033]本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
[0034]本申请提供一种比较器电路、集成电路和电子设备，可用于自动校准比较器的上升延迟和下降延迟，并使上升延迟和下降延迟保持一致。
[0035]下面将参照附图，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种自校准比较器电路，其特征在于，包括：比较器，将输入信号差分输出为第一信号和第二信号；缓冲器，将所述第一信号和所述第二信号整形输出为第三信号和第四信号；鉴相器，检测所述第三信号和所述第四信号的相位差，并根据所述相位差输出校准信号；沿校准电路，将所述第三信号和所述第四信号转换为第五信号，并且使所述第五信号的上升沿或下降沿对准所述校准信号的下降沿。2.根据权利要求1所述的电路，其特征在于，所述第一信号和所述第二信号振幅相同、相位相反。3.根据权利要求1所述的电路，其特征在于，所述第一信号和所述第二信号存在上升延迟和下降延迟，且所述第一信号和所述第二信号的上升延迟和下降延迟存在差异。4.根据权利要求1所述的电路，其特征在于，所述第三信号和所述第四信号的上升延迟和下降延迟与所述第一信号和所述第二信号的上升延迟和下降延迟相同，且存在所述相位差。5.根据权利要求1所述的电路，其特征在于，所述校准信号的高电平或低电平为所述相位差。6.根据权利要求1所述的电路，其特征在于，所述校准信号的脉冲宽度为所述第一信号和所述第二信号的上升延迟和下降延迟的时间差。7.根据权利要求1所述的电路，其特征在于，所述沿校准电路，在所述校准信号处于低电平时工作；在所述校准信号处于高电平时保持之前的状态。8.根据权利要求1所述的电路，其特征在于，所述第五信号为单端信号且所述第五信号的上升延迟和下降延迟相等。9...

【专利技术属性】
技术研发人员：张弛，赵辉，
申请(专利权)人：国民技术股份有限公司，
类型：发明
国别省市：