基于共享交叉节点的横向拆分Crossbar交换网络系统技术方案

本发明专利技术涉及一种基于共享交叉节点的横向拆分Crossbar交换网络系统，包括：设置在每片FPGA上的若干输入队列管理模块、普通交叉节点缓存模块、共享交叉节点缓存模块、RR列仲裁模块、高速Aurora接口模块、WRR独立列仲裁模块和若干配置接口。本发明专利技术使用共享交叉节点缓存避免了片间仲裁带来的时延导致调度效率降低的问题，理论上只要共享交叉节点缓存足够大，横向拆分的WRR独立列仲裁调度与不拆分时的调度有一样的效率，提高了整个交换系统的调度效率，进而提高链路传输效率。进而提高链路传输效率。进而提高链路传输效率。

【技术实现步骤摘要】
基于共享交叉节点的横向拆分Crossbar交换网络系统


[0001]本专利技术属于通信
，具体涉及一种基于共享交叉节点的横向拆分Crossbar交换网络系统。

技术介绍

[0002]目前，主流的单级交换结构主要分为共享总线，共享缓存以及Crossbar三种结构。共享总线结构中所有输入端口的所有数据以时分复用的形式在总线上传输，因此共享总线结构要求总线速率大于所有端口速率之和，才能保证不出现阻塞。因为共享总线结构交换容量受限于总线速率且可扩展性不高，所以一般不使用这种结构。共享缓存结构通过对同一片缓存区域的读写来实现数据帧的接收和发送，相较于共享总线的结构是很容易达到数据的线速处理，但是单一共享缓存的交换容量受限于缓存的写入读取速率，同时也存在无法自由扩充的问题。Crossbar交换结构可以很好的解决共享总线结构和共享缓存结构交换容量受限的问题。Crossbar交换结构通过使用高速交叉开关矩阵电路实现多输入到多输出的通道通断，任何一个输入到输出的通道开关均不影响其他已连接的通道，可以实现了严格无阻塞。Crossbar交换网络按照排队策略区分为输入排队(Input Queued，IQ)、输出排队(Out Queued，OQ)、输入输出联合排队(Combined Input and Output Queued，CIOQ)、交叉节点联合排队(Combined Input and Crosspoint Queued，CICQ)。其中输入交叉节点联合排队可以有效的隔离输入端和输出端，而且便于扩展交换容量，因此输入交叉节点联合排队结构是目前被广泛采用的一种交换网络结构。在CICQ交换结构中输入队列管理模块共享缓存和Crossbar交叉节点缓存会消耗大量存储资源。当单片FGPA不足以支持当前交换容量所需求的存储资源时，使用多片FPGA就能很好的解决存储资源不足的问题。如果需求中交换所要承载的物理端口数量大于一片FPGA所能承载的数量的时候，使用两片FPGA共同完成交换的功能是一个可行的解决方案。但是，使用两片FPGA实现一个交换系统存在一个天然的问题，就是两片FPGA之间的数据或信号交互存在很大的时延。以横向拆分的为例，横向拆分保留了从输入总线到同行交叉节点的逻辑，所以输入队列管理模块与同行交叉节点缓存的交互是在同一片FPGA内部完成的，但是对同一列交叉节点缓存进行输出仲裁时，传输的数据和交互信号需要跨片传输。如何缓解跨片传输数据或者信号带来的调度效率的降低成为了一个待解决的问题。

技术实现思路

[0003]为了解决现有技术中存在的上述问题，本专利技术提供了一种基于共享交叉节点的横向拆分Crossbar交换网络系统。本专利技术要解决的技术问题通过以下技术方案实现：
[0004]本专利技术实施例提供了一种基于共享交叉节点的横向拆分Crossbar交换网络系统，包括：设置在每片FPGA上的若干输入队列管理模块、普通交叉节点缓存模块、共享交叉节点缓存模块、RR列仲裁模块、高速Aurora接口模块、WRR独立列仲裁模块和若干配置接口，其中，
[0005]所述若干输入队列管理模块用于接收来自物理端口的数据帧，依据数据帧的目的端口在数据帧头部添加tag头；
[0006]所述普通交叉节点缓存模块用于接收添加tag头的数据帧，并根据所述目的端口将添加tag头的数据帧暂存到不同的普通交叉节点缓存中；
[0007]所述共享交叉节点缓存模块用于接收并存储所述片间高速Aurora接口模块中来自另一片FPGA的数据帧，并与本片PFGA上同一列的普通交叉节点缓存中的数据帧参与WRR独立列仲裁模块的仲裁；
[0008]所述RR列仲裁模块用于根据同一列上普通交叉节点缓存的发送请求给出仲裁结果，并且依据仲裁结果将本片FPGA中添加tag头的数据帧从对应的普通交叉节点缓存搬移到所述片间高速Aurora接口模块的发送部分，形成待发送数据帧；
[0009]所述片间高速Aurora接口模块用于发送所述待发送数据帧到另一片FPGA片间高速Aurora接口模块的接收部分，并且接收另一片FPGA中片间高速Aurora接口模块发送部分输出的数据帧，传输至本片FPGA的共享交叉节点缓存模块；
[0010]所述WRR独立列仲裁模块用于接收普通交叉节点缓存模块和共享交叉节点缓存模块中同一列的交叉节点缓存发送的请求信号并进行加权轮询调度，将轮询调度到的交叉节点缓存中的数据帧搬移到输出端口；
[0011]所述若干配置接口用于配置所述WRR独立列仲裁模块调度所需权值以及所述若干输入队列管理模块的队列最大最小门限。
[0012]在本专利技术的一个实施例中，所述普通交叉节点缓存模块包括若干普通交叉节点缓存，所述共享交叉节点缓存模块包括若干共享交叉节点缓存，所述RR列仲裁模块包括若干RR列仲裁子模块，所述片间高速Aurora接口模块包括若干第一片间高速Aurora接口和若干第二片间高速Aurora接口，所述WRR独立列仲裁模块包括若干WRR独立列仲裁子模块，其中，
[0013]所述若干普通交叉节点缓存呈阵列分布，且每一行的普通交叉节点缓存均连接所述输入队列管理模块；
[0014]每个所述共享交叉节点缓存连接同一列的所述普通交叉节点缓存，每个所述RR列仲裁子模块连接同一列的所述普通交叉节点缓存，且所述共享交叉节点缓存和所述RR列仲裁子模块的数量之和与所述普通交叉节点缓存的列数相等；
[0015]所述第一片间高速Aurora接口连接本片FPGA的RR列仲裁子模块和另一片FPGA片间高速Aurora接口模块的接收部分，所述第二片间高速Aurora接口连接本片FPGA的共享交叉节点缓存和另一片FPGA中片间高速Aurora接口模块发送部分；
[0016]每个所述WRR独立列仲裁子模块连接同一列的所述普通交叉节点缓存且与所述共享交叉节点缓存位于同一列。
[0017]在本专利技术的一个实施例中，所述第一片间高速Aurora接口包括第一Aurora IP核、第一跨时钟模块和locallink转AXI模块，所述第二片间高速Aurora接口包括第二Aurora IP核、第二跨时钟模块和AXI转locallink模块，其中，
[0018]所述locallink转AXI模块用于将所述待发送数据帧格式转换成AXI数据格式，得到格式转换的数据帧；所述第一跨时钟模块用于将所述格式转换的数据帧从系统主时钟域跨到Aurora IP核的用户侧时钟域，得到第一跨时钟数据帧；所述第一Aurora IP核用于将所述第一跨时钟数据帧发送到另一片FPGA片间高速Aurora接口模块的接收部分；
[0019]所述第二Aurora IP核用于接收来自另一片FPGA片间高速Aurora接口模块的发送部分输出的数据帧，得到接收数据帧；所述第二跨时钟模块用于将所述接收数据帧从Aurora IP核的用户侧时钟域跨到系统主时钟域，得到第二跨时钟数据帧；所述AXI转locallink模块用于将所述第二跨时钟数据帧的格式转换成系统内部使用的locallink数据格式。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于共享交叉节点的横向拆分Crossbar交换网络系统，其特征在于，包括：设置在每片FPGA上的若干输入队列管理模块(10)、普通交叉节点缓存模块(20)、共享交叉节点缓存模块(30)、RR列仲裁模块(40)、高速Aurora接口模块(50)、WRR独立列仲裁模块(60)和若干配置接口(70)，其中，所述若干输入队列管理模块(10)用于接收来自物理端口的数据帧，依据数据帧的目的端口在数据帧头部添加tag头；所述普通交叉节点缓存模块(20)用于接收添加tag头的数据帧，并根据所述目的端口将添加tag头的数据帧暂存到不同的普通交叉节点缓存(201)中；所述共享交叉节点缓存模块(30)用于接收并存储所述片间高速Aurora接口模块(50)中来自另一片FPGA的数据帧，并与本片PFGA上同一列的普通交叉节点缓存(201)中的数据帧参与WRR独立列仲裁模块(60)的仲裁；所述RR列仲裁模块(40)用于根据同一列上普通交叉节点缓存(201)的发送请求给出仲裁结果，并且依据仲裁结果将本片FPGA中添加tag头的数据帧从对应的普通交叉节点缓存(201)搬移到所述片间高速Aurora接口模块(50)的发送部分，形成待发送数据帧；所述片间高速Aurora接口模块(50)用于发送所述待发送数据帧到另一片FPGA片间高速Aurora接口模块(50)的接收部分，并且接收另一片FPGA中片间高速Aurora接口模块(50)发送部分输出的数据帧，传输至本片FPGA的共享交叉节点缓存模块(30)；所述WRR独立列仲裁模块(60)用于接收普通交叉节点缓存模块(20)和共享交叉节点缓存模块(30)中同一列的交叉节点缓存发送的请求信号并进行加权轮询调度，将轮询调度到的交叉节点缓存中的数据帧搬移到输出端口；所述若干配置接口(70)用于配置所述WRR独立列仲裁模块(60)调度所需权值以及所述若干输入队列管理模块(10)的队列最大最小门限。2.根据权利要求1所述的基于共享交叉节点的横向拆分Crossbar交换网络系统，其特征在于，所述普通交叉节点缓存模块(20)包括若干普通交叉节点缓存(201)，所述共享交叉节点缓存模块(30)包括若干共享交叉节点缓存(301)，所述RR列仲裁模块(40)包括若干RR列仲裁子模块(401)，所述片间高速Aurora接口模块(50)包括若干第一片间高速Aurora接口(501)和若干第二片间高速Aurora接口(502)，所述WRR独立列仲裁模块(60)包括若干WRR独立列仲裁子模块(601)，其中，所述若干普通交叉节点缓存(201)呈阵列分布，且每一行的普通交叉节点缓存(201)均连接所述输入队列管理模块(10)；每个所述共享交叉节点缓存(301)连接同一列的所述普通交叉节点缓存(201)，每个所述RR列仲裁子模块(401)连接同一列的所述普通交叉节点缓存(201)，且所述共享交叉节点缓存(301)和所述RR列仲裁子模块(401)的数量之和与所述普通交叉节点缓存(201)的列数相等；所述第一片间高速Aurora接口(501)连接本片FPGA的RR列仲裁子模块(401)和另一片FPGA片间高速Aurora接口模块(50)的接收部分，所述第二片间高速Aurora接口(502)连接本片FPGA的共享交叉节点缓存(301)和另一片FPGA中片间高速Aurora接口模块(50)发送部分；每个所述WRR独立列仲裁子模块(601)连接同一列的所述普通交叉节点缓存(201)且与
所述共享交叉节点缓存(301)位于同一列。3.根据权利要求2所述的基于共享交叉节点的横向拆分Crossbar交换网...

【专利技术属性】
技术研发人员：邱智亮，张素宏，潘伟涛，高一鸣，李晓旺，李大状，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：