基于UHSPSRAM控制器的数据读取方法及装置制造方法及图纸

本发明专利技术公开了一种基于UHS PSRAM控制器的数据读取方法及装置，该方法应用于UHS PSRAM控制器中，UHS PSRAM控制器用于分别与UHS PSRAM以及总线连接，该方法包括：接收来自总线的多条读操作命令，并将多条读操作命令存储于命令存储空间，读操作命令包括读地址；通过DQ信号向UHS PSRAM下发第一地址信息，并在通过DQ信号向UHS PSRAM下发第一地址信息的操作完成后，通过DM信号向UHS PSRAM下发第二地址信息，其中，第一地址信息和第二地址信息均包括从命令存储空间中读取出的至少一条读操作命令的读地址；接收UHS PSRAM所返回的读操作数据，读操作数据是UHS PSRAM基于第一地址信息和/或第二地址信息得到的；将读操作数据发送至总线。可见，实施本发明专利技术能够提高页访问效率，以提高从UHS PSRAM读取数据的效率。PSRAM读取数据的效率。PSRAM读取数据的效率。

【技术实现步骤摘要】
基于UHS PSRAM控制器的数据读取方法及装置


[0001]本专利技术涉及存储器
，尤其涉及一种基于UHS PSRAM控制器的数据读取方法及装置。

技术介绍

[0002]超高速伪静态随机存储器(UHS PSRAM)与传统的伪静态随机存储器(PSRAM)不同，UHS PSRAM的接口时钟频率最快可达到1066Mhz，因此UHS PSRAM能够应用于高性能芯片产品。
[0003]在实际应用中，对UHS PSRAM的一个页(Page)执行一次读操作需要执行三个步骤：激活当前页、读取所需数据和关闭当前页。如果需要对同一个页连续执行多次读操作就要重复执行上述三个步骤，可能降低UHS PSRAM读取数据的效率。因此，提出一种能够提高UHS PSRAM页访问效率，以提高UHS PSRAM读操作效率的技术方案显得尤为重要。

技术实现思路

[0004]本专利技术所要解决的技术问题在于，提供一种基于UHS PSRAM控制器的数据读取方法及装置，能够提高UHS PSRAM页访问效率，有利于提高从UHS PSRAM读取数据的效率。
[0005]为了解决上述技术问题，本专利技术第一方面公开了一种基于UHS PSRAM控制器的数据读取方法，所述方法应用于UHS PSRAM控制器中，所述UHS PSRAM控制器用于分别与UHS PSRAM以及总线连接，所述方法包括：
[0006]接收来自所述总线的多条读操作命令，并将多条所述读操作命令存储于命令存储空间，所述读操作命令包括读地址，所述读地址包括页地址和行地址；
[0007]通过DQ信号向所述UHS PSRAM下发第一地址信息，并在通过DQ信号向所述UHS PSRAM下发所述第一地址信息的操作完成后，通过DM信号向所述UHS PSRAM下发第二地址信息，其中，所述第一地址信息和所述第二地址信息均包括从所述命令存储空间中读取出的至少一条所述读操作命令的读地址，且所述第一地址信息中的各个所述行地址连续，所述第一地址信息的行地址与所述第二地址信息的页地址相同但行地址不连续；
[0008]接收所述UHS PSRAM所返回的读操作数据，所述读操作数据是所述UHS PSRAM基于所述第一地址信息和/或所述第二地址信息得到的；
[0009]将所述读操作数据发送至所述总线。
[0010]作为一种可选的实施方式，在本专利技术第一方面中，在所述通过DM信号向所述UHS PSRAM下发第二地址信息之前，所述方法还包括：
[0011]判断当前地址下发情况是否满足非连续地址下发条件；
[0012]当判断出所述当前地址下发情况满足所述非连续地址下发条件时，触发执行所述通过DM信号向所述UHS PSRAM下发第二地址信息的操作；
[0013]当判断出所述当前地址下发情况不满足所述非连续地址下发条件时，根据所述当前地址下发情况，确定片选延续时长，并将所述片选延续时长对应的命令有效信息确定为
命令无效，所述片选延续时长用于指示从所述UHS PSRAM中读取额外长度的数据以满足所述非连续地址下发条件；
[0014]根据所述片选延续时长，控制所述UHS PSRAM读取所述片选延续时长对应的数据，并在经过所述片选延续时长之后，触发执行所述通过DM信号向所述UHS PSRAM下发第二地址信息的操作。
[0015]作为一种可选的实施方式，在本专利技术第一方面中，所述判断当前地址下发情况是否满足非连续地址下发条件，包括：
[0016]判断所述第二地址信息中当前读地址对应的数据读取长度是否等于预设数据读取长度，且当前地址下发时刻是否为非连续地址下发时刻；
[0017]当判断出所述第二地址信息中当前读地址对应的数据读取长度等于所述预设数据读取长度，且所述当前地址下发时刻为所述非连续地址下发时刻时，确定当前地址下发情况满足非连续地址下发条件；
[0018]当判断出所述第二地址信息中当前读地址对应的数据读取长度不等于所述预设数据读取长度，或所述当前地址下发时刻不为所述非连续地址下发时刻时，确定当前地址下发情况不满足非连续地址下发条件。
[0019]作为一种可选的实施方式，在本专利技术第一方面中，所述读操作命令携带有所述读操作命令对应的读标识；
[0020]在所述通过DQ信号向所述UHS PSRAM下发第一地址信息之前，所述方法还包括：
[0021]根据命令读取条件，将从所述命令存储空间中读取出的至少一条所述读操作命令对应的信息依次存入第一先进先出队列，所述读操作命令对应的信息至少包括所述读操作命令的读地址和所述读操作命令对应的读标识；
[0022]其中，所述通过DQ信号向所述UHS PSRAM下发第一地址信息，并在通过DQ信号向所述UHS PSRAM下发所述第一地址信息的操作完成后，通过DM信号向所述UHS PSRAM下发第二地址信息，包括：
[0023]通过DQ信号向所述UHS PSRAM下发从所述第一先进先出队列中读取出的第一地址信息，并在通过DQ信号向所述UHS PSRAM下发所述第一地址信息的操作完成后，通过DM信号向所述UHS PSRAM下发从所述第一先进先出队列中读取出的第二地址信息；
[0024]其中，所述将所述读操作数据发送至所述总线，包括：
[0025]将所述读操作数据以及所述读操作数据对应的读标识发送至所述总线。
[0026]作为一种可选的实施方式，在本专利技术第一方面中，每条读操作命令的数据读取长度相同；
[0027]所述根据命令读取条件，将从所述命令存储空间中读取出的至少一条所述读操作命令对应的信息依次存入第一先进先出队列，包括：
[0028]确定查找地址，所述查找地址包括查找页地址和查找行地址；
[0029]根据所述查找地址和所述数据读取长度，将在所述命令存储空间中读地址与所述查找地址相匹配的读操作命令确定为第一读命令；
[0030]将所述第一读命令对应的非连续信号确定为低电平，并将所述第一读命令的读地址、所述第一读命令对应的读标识和非连续信号存入第一先进先出队列，其中，所述非连续信号为低电平用于表示当前读操作命令与存入所述第一先进先出队列中的前一条读操作
命令之间行地址连续；
[0031]若在所述命令存储空间中存在行地址与所述查找行地址不匹配但页地址与所述查找页地址相匹配的读操作命令，则将所述行地址与所述查找行地址不匹配但页地址与所述查找页地址相匹配的读操作命令确定为第二读命令；
[0032]将所述第二读命令对应的非连续信号确定为高电平，并将所述第二读命令的读地址、所述第二读命令对应的读标识和非连续信号存入所述第一先进先出队列，其中，所述非连续信号为高电平用于表示当前读操作命令与存入所述第一先进先出队列中的前一条读操作命令之间行地址不连续。
[0033]作为一种可选的实施方式，在本专利技术第一方面中，所述将在所述命令存储空间中行地址与所述查找行地址不匹配但页地址与所述查找页地址相匹配的读操作命令确定为第二读命令，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于UHS PSRAM控制器的数据读取方法，其特征在于，所述方法应用于UHS PSRAM控制器中，所述UHS PSRAM控制器用于分别与UHS PSRAM以及总线连接，所述方法包括：接收来自所述总线的多条读操作命令，并将多条所述读操作命令存储于命令存储空间，所述读操作命令包括读地址，所述读地址包括页地址和行地址；通过DQ信号向所述UHS PSRAM下发第一地址信息，并在通过DQ信号向所述UHS PSRAM下发所述第一地址信息的操作完成后，通过DM信号向所述UHS PSRAM下发第二地址信息，其中，所述第一地址信息和所述第二地址信息均包括从所述命令存储空间中读取出的至少一条所述读操作命令的读地址，且所述第一地址信息中的各个所述行地址连续，所述第一地址信息的行地址与所述第二地址信息的页地址相同但行地址不连续；接收所述UHS PSRAM所返回的读操作数据，所述读操作数据是所述UHS PSRAM基于所述第一地址信息和/或所述第二地址信息得到的；将所述读操作数据发送至所述总线。2.根据权利要求1所述的基于UHS PSRAM控制器的数据读取方法，其特征在于，在所述通过DM信号向所述UHS PSRAM下发第二地址信息之前，所述方法还包括：判断当前地址下发情况是否满足非连续地址下发条件；当判断出所述当前地址下发情况满足所述非连续地址下发条件时，触发执行所述通过DM信号向所述UHS PSRAM下发第二地址信息的操作；当判断出所述当前地址下发情况不满足所述非连续地址下发条件时，根据所述当前地址下发情况，确定片选延续时长，并将所述片选延续时长对应的命令有效信息确定为命令无效，所述片选延续时长用于指示从所述UHS PSRAM中读取额外长度的数据以满足所述非连续地址下发条件；根据所述片选延续时长，控制所述UHS PSRAM读取所述片选延续时长对应的数据，并在经过所述片选延续时长之后，触发执行所述通过DM信号向所述UHS PSRAM下发第二地址信息的操作。3.根据权利要求2所述的基于UHS PSRAM控制器的数据读取方法，其特征在于，所述判断当前地址下发情况是否满足非连续地址下发条件，包括：判断所述第二地址信息中当前读地址对应的数据读取长度是否等于预设数据读取长度，且当前地址下发时刻是否为非连续地址下发时刻；当判断出所述第二地址信息中当前读地址对应的数据读取长度等于所述预设数据读取长度，且所述当前地址下发时刻为所述非连续地址下发时刻时，确定当前地址下发情况满足非连续地址下发条件；当判断出所述第二地址信息中当前读地址对应的数据读取长度不等于所述预设数据读取长度，或所述当前地址下发时刻不为所述非连续地址下发时刻时，确定当前地址下发情况不满足非连续地址下发条件。4.根据权利要求1
‑
3任一项所述的基于UHS PSRAM控制器的数据读取方法，其特征在于，所述读操作命令携带有所述读操作命令对应的读标识；在所述通过DQ信号向所述UHS PSRAM下发第一地址信息之前，所述方法还包括：根据命令读取条件，将从所述命令存储空间中读取出的至少一条所述读操作命令对应
的信息依次存入第一先进先出队列，所述读操作命令对应的信息至少包括所述读操作命令的读地址和所述读操作命令对应的读标识；其中，所述通过DQ信号向所述UHS PSRAM下发第一地址信息，并在通过DQ信号向所述UHS PSRAM下发所述第一地址信息的操作完成后，通过DM信号向所述UHS PSRAM下发第二地址信息，包括：通过DQ信号向所述UHS PSRAM下发从所述第一先进先出队列中读取出的第一地址信息，并在通过DQ信号向所述UHS PSRAM下发所述第一地址信息的操作完成后，通过DM信号向所述UHS PSRAM下发从所述第一先进先出队列中读取出的第二地址信息；其中，所述将所述读操作数据发送至所述总线，包括：将所述读操作数据以及所述读操作数据对应的读标识发送至所述总线。5.根据权利要求4所述的基于UHS PSRAM控制器的数据读取方法，其特征在于，每条读操作命令的数据读取长度相同；所述根据命令读取条件，将从所述命令存储空间中读取出的至少一条所述读操作命令对应的信息依次存入第一先进先出队列，包括：确定查找地址，所述查找地址包括查找页地址和查找行地址；根据所述查找地址和所述数据读取长度，将在所述命令存储空间中读地址与所述查找地址相匹配的读操作命令确定为第一读命令；将所述第一读命令对应的非连续信号确定为低电平，并将所述第一读命令的读地址、所述第一读命令对应的读标识和非连续信号存入第一先进先出队列，其中，所述非连续信号为低电平用于表示当前读操作命令与存入所述第一先进先出队列中的前一条读操作命令之间行地址连续；若在所述命令存储空间中存在行地址与所述...

【专利技术属性】
技术研发人员：何振，王宏斌，
申请(专利权)人：珠海全志科技股份有限公司，
类型：发明
国别省市：